JPS6310896B2 - - Google Patents
Info
- Publication number
- JPS6310896B2 JPS6310896B2 JP557380A JP557380A JPS6310896B2 JP S6310896 B2 JPS6310896 B2 JP S6310896B2 JP 557380 A JP557380 A JP 557380A JP 557380 A JP557380 A JP 557380A JP S6310896 B2 JPS6310896 B2 JP S6310896B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon
- silicon dioxide
- mask
- dioxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 94
- 235000012239 silicon dioxide Nutrition 0.000 claims description 47
- 239000000377 silicon dioxide Substances 0.000 claims description 47
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 31
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 31
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 25
- 238000005260 corrosion Methods 0.000 claims description 16
- 230000007797 corrosion Effects 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 16
- 230000003647 oxidation Effects 0.000 claims description 15
- 238000007254 oxidation reaction Methods 0.000 claims description 15
- 238000002955 isolation Methods 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 12
- 238000004519 manufacturing process Methods 0.000 claims description 11
- 239000012535 impurity Substances 0.000 claims description 10
- 239000004065 semiconductor Substances 0.000 claims description 10
- 239000013078 crystal Substances 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 4
- 238000005468 ion implantation Methods 0.000 claims description 4
- 239000002344 surface layer Substances 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 6
- 241000293849 Cordylanthus Species 0.000 description 4
- 230000005669 field effect Effects 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- XUIMIQQOPSSXEZ-RNFDNDRNSA-N silicon-32 atom Chemical compound [32Si] XUIMIQQOPSSXEZ-RNFDNDRNSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- -1 boron ions Chemical class 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
- H01L21/76216—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法、特にその素子
分離構造の製造方法に関するものである。
分離構造の製造方法に関するものである。
第１図は、従来知られているシリコン基板と窒
化珪素膜との酸化膜の成長速度差を利用した選択
酸化法による素子分離構造の製造方法を示したも
のである。
化珪素膜との酸化膜の成長速度差を利用した選択
酸化法による素子分離構造の製造方法を示したも
のである。
第１図ａはシリコン結晶１１表面に熱酸化法に
より二酸化珪素膜１２を形成し、その上に窒化珪
素膜１３を形成し、さらに熱酸化法により窒化珪
素膜１３上に二酸化珪素膜１４を形成した後、素
子領域の形状を有するレジスト１５を形成した状
態を示す。
より二酸化珪素膜１２を形成し、その上に窒化珪
素膜１３を形成し、さらに熱酸化法により窒化珪
素膜１３上に二酸化珪素膜１４を形成した後、素
子領域の形状を有するレジスト１５を形成した状
態を示す。
第１図ｂはレジスト１５を耐腐蝕マスクとし
て、二酸化珪素膜１４を腐蝕除去して、素子領域
の形状を有する二酸化珪素膜１４′を形成した後、
レジスト１５を除去した状態を示す。
て、二酸化珪素膜１４を腐蝕除去して、素子領域
の形状を有する二酸化珪素膜１４′を形成した後、
レジスト１５を除去した状態を示す。
第１図ｃは二酸化珪素膜１４′を耐腐蝕マスク
として窒化珪素膜１３を腐蝕除去し、素子領域状
を有する窒化珪素膜１３′を形成した後、この窒
化珪素膜１３′を耐拡散マスクとして、非素子領
域に基板と同一導電型の不純物１６を拡散した状
態を示す。
として窒化珪素膜１３を腐蝕除去し、素子領域状
を有する窒化珪素膜１３′を形成した後、この窒
化珪素膜１３′を耐拡散マスクとして、非素子領
域に基板と同一導電型の不純物１６を拡散した状
態を示す。
第１図ｄは窒化珪素膜１３′を耐酸化マスクと
して熱酸化を行い、非素子領域に厚い二酸化珪素
膜１７を形成することにより素子分離を行なつた
状態を示すものである。
して熱酸化を行い、非素子領域に厚い二酸化珪素
膜１７を形成することにより素子分離を行なつた
状態を示すものである。
しかしながら、従来のこの選択酸化法による素
子分離構造の製造方法は、非素子領域上に厚い二
酸化珪素膜を形成する際に所謂バーズビークが生
じて素子領域幅を狭めるという欠点を有してい
る。
子分離構造の製造方法は、非素子領域上に厚い二
酸化珪素膜を形成する際に所謂バーズビークが生
じて素子領域幅を狭めるという欠点を有してい
る。
素子の集積化が進んでいる現在、素子寸法は微
細化の一途たどつている。このような中で、前述
したような選択酸化による素子分離工程における
素子領域幅の狭ばまりは大きな問題である。つま
りバーズビーク量を初めから考えて、このくい込
み分をマスク寸法に入れておかなければならずこ
のことが大容量の集積回路を製造する場合にはチ
ツプ寸法に大きな影響を及ぼすことになる。
細化の一途たどつている。このような中で、前述
したような選択酸化による素子分離工程における
素子領域幅の狭ばまりは大きな問題である。つま
りバーズビーク量を初めから考えて、このくい込
み分をマスク寸法に入れておかなければならずこ
のことが大容量の集積回路を製造する場合にはチ
ツプ寸法に大きな影響を及ぼすことになる。
本発明は、非素子領域に素子分離のための熱酸
化膜を成長させる際に生じる素子領域への酸化膜
のくい込み、所謂バーズビークを防ぎ素子領域幅
の狭まりをなくすことにより高集積化に適した半
導体素子における素子分離構造の製造方法を提供
することを目的としている。
化膜を成長させる際に生じる素子領域への酸化膜
のくい込み、所謂バーズビークを防ぎ素子領域幅
の狭まりをなくすことにより高集積化に適した半
導体素子における素子分離構造の製造方法を提供
することを目的としている。
本発明によれば半導体結晶基板表面に二酸化珪
素膜を形成する工程、該二酸化珪素膜上に窒化珪
素膜を被着する工程、該窒化珪素膜上に素子領域
形状を有するマスク被膜を形成する工程、該マス
ク被膜を耐エツチングマスクとして非素子領域に
位置する前記窒化珪素膜、前記二酸化珪素膜およ
び前記基板表層部をエツチング除去する工程、前
記マスク被膜を除去する工程、残留した前記窒化
珪素膜を耐イオン注入マスクとして被素子領域に
前記基板と同一導電型不純物をイオン注入する工
程、多結晶シリコンを全面に被着する工程、該多
結晶シリコン表面に二酸化珪素膜を形成する工
程、該二酸化珪素膜上に非素子領域の形状を有す
るマスク被膜を形成する工程、該マスク被膜を耐
腐蝕マスクとして該二酸化珪素膜を腐蝕除去する
工程、該マスク被膜を除去する工程、こうして形
成した非素子領域の形状を有する二酸化珪素膜を
耐腐蝕マスクとして前記多結晶シリコンを腐蝕除
去する工程、こうして非素子領域に位置すること
となつた多結晶シリコンおよび素子領域における
窒化珪素膜を耐腐蝕マスクとして非素子領域の形
状を有する二酸化珪素膜を腐蝕除去する工程、前
記素子領域の形状を有する窒化珪素膜を耐酸化マ
スクとして前工程を経てなお非素子領域に残留し
ている多結晶シリコンを完全に酸化する工程、を
含むことを特徴とする半導体装置における素子分
離構造の製造方法を得る。
素膜を形成する工程、該二酸化珪素膜上に窒化珪
素膜を被着する工程、該窒化珪素膜上に素子領域
形状を有するマスク被膜を形成する工程、該マス
ク被膜を耐エツチングマスクとして非素子領域に
位置する前記窒化珪素膜、前記二酸化珪素膜およ
び前記基板表層部をエツチング除去する工程、前
記マスク被膜を除去する工程、残留した前記窒化
珪素膜を耐イオン注入マスクとして被素子領域に
前記基板と同一導電型不純物をイオン注入する工
程、多結晶シリコンを全面に被着する工程、該多
結晶シリコン表面に二酸化珪素膜を形成する工
程、該二酸化珪素膜上に非素子領域の形状を有す
るマスク被膜を形成する工程、該マスク被膜を耐
腐蝕マスクとして該二酸化珪素膜を腐蝕除去する
工程、該マスク被膜を除去する工程、こうして形
成した非素子領域の形状を有する二酸化珪素膜を
耐腐蝕マスクとして前記多結晶シリコンを腐蝕除
去する工程、こうして非素子領域に位置すること
となつた多結晶シリコンおよび素子領域における
窒化珪素膜を耐腐蝕マスクとして非素子領域の形
状を有する二酸化珪素膜を腐蝕除去する工程、前
記素子領域の形状を有する窒化珪素膜を耐酸化マ
スクとして前工程を経てなお非素子領域に残留し
ている多結晶シリコンを完全に酸化する工程、を
含むことを特徴とする半導体装置における素子分
離構造の製造方法を得る。
以下本発明の典型的な一実施例及び本発明を絶
縁ゲート電界効果トランジスタと拡散層配線に応
用した例について第２図、第３図を用いて詳述す
る。
縁ゲート電界効果トランジスタと拡散層配線に応
用した例について第２図、第３図を用いて詳述す
る。
第２図ａは、第１導電型の半導体結晶基板とし
てｐ型シリコン結晶基板２１を用いその表面に熱
酸化法により二酸化珪素膜２２を形成し、さらに
その表面に化学蒸着法により窒化珪素膜２３を形
成してその上に素子領域の形状を有するレジスト
２５を形成した状態である。
てｐ型シリコン結晶基板２１を用いその表面に熱
酸化法により二酸化珪素膜２２を形成し、さらに
その表面に化学蒸着法により窒化珪素膜２３を形
成してその上に素子領域の形状を有するレジスト
２５を形成した状態である。
第２図ｂは、前記レジスト２５を耐エツチング
マスクとして非素子領域の窒化珪素膜、二酸化珪
素膜及び基板シリコン表層部をスパツタエツチン
グ等々の手法でエツチング除去した状態である。
マスクとして非素子領域の窒化珪素膜、二酸化珪
素膜及び基板シリコン表層部をスパツタエツチン
グ等々の手法でエツチング除去した状態である。
第２図ｃは、前記レジスト２５を除去した後、
素子領域の形状を有する窒化珪素膜２３′を耐イ
オン注入マスクとして、非素子領域に基板と同じ
第１導電型不純物として硼素をイオン注入して硼
素イオン注入層２６を形成した状態である。
素子領域の形状を有する窒化珪素膜２３′を耐イ
オン注入マスクとして、非素子領域に基板と同じ
第１導電型不純物として硼素をイオン注入して硼
素イオン注入層２６を形成した状態である。
第２図ｄは化学蒸着法により多結晶シリコン膜
２７を形成してから熱酸化法により多結晶シリコ
ン膜２７表面に薄い二酸化珪素膜２８を形成し、
更に非素子領域上をレジスト２９で覆つた状態で
ある。
２７を形成してから熱酸化法により多結晶シリコ
ン膜２７表面に薄い二酸化珪素膜２８を形成し、
更に非素子領域上をレジスト２９で覆つた状態で
ある。
第２図ｅは、レジスト２９を耐腐蝕マスクとし
て素子領域上に露出した二酸化珪素膜２８を腐蝕
除去し、レジスト２９を除去した後、非素子領域
の形状を有する二酸化珪素膜２８′および素子領
域上の窒化珪素膜２３′を耐腐蝕マスクとして多
結晶シリコン２７を腐蝕除去した状態である。こ
の製造工程における多結晶シリコン２７の腐蝕除
去は、多結晶シリコン面が窒化珪素膜２３′の表
面にくる程度に腐蝕除去して図示の状態に近くす
るが、あまりにも過度に腐蝕除去して多結晶シリ
コン面が窒化珪素膜２３′の下面下に来ないよう
にする。
て素子領域上に露出した二酸化珪素膜２８を腐蝕
除去し、レジスト２９を除去した後、非素子領域
の形状を有する二酸化珪素膜２８′および素子領
域上の窒化珪素膜２３′を耐腐蝕マスクとして多
結晶シリコン２７を腐蝕除去した状態である。こ
の製造工程における多結晶シリコン２７の腐蝕除
去は、多結晶シリコン面が窒化珪素膜２３′の表
面にくる程度に腐蝕除去して図示の状態に近くす
るが、あまりにも過度に腐蝕除去して多結晶シリ
コン面が窒化珪素膜２３′の下面下に来ないよう
にする。
第２図ｆは、非素子領域上の多結晶シリコン２
７′と素子領域上の窒化珪素膜２３′を耐腐蝕マス
クとして前記非素子領域上の薄い二酸化珪素膜２
８′を腐蝕除去した後、素子領域上の窒化珪素膜
２３′を耐酸化マスクとして非素子領域上の多結
晶シリコン２７′を熱酸化法により完全に酸化し、
厚い二酸化珪素膜２７ａを非素子領域に形成する
ことにより素子領域と非素子領域とを分離した状
態を示す。
７′と素子領域上の窒化珪素膜２３′を耐腐蝕マス
クとして前記非素子領域上の薄い二酸化珪素膜２
８′を腐蝕除去した後、素子領域上の窒化珪素膜
２３′を耐酸化マスクとして非素子領域上の多結
晶シリコン２７′を熱酸化法により完全に酸化し、
厚い二酸化珪素膜２７ａを非素子領域に形成する
ことにより素子領域と非素子領域とを分離した状
態を示す。
以上説明した本発明による素子分離法を実際の
半導体装置に応用した態様について、絶縁ゲート
電界効果トランジスタ及びそれに附属する拡散層
配線を例に、以下更に説明する。
半導体装置に応用した態様について、絶縁ゲート
電界効果トランジスタ及びそれに附属する拡散層
配線を例に、以下更に説明する。
第３図ａは、第２図ｆで得た本発明による素子
分離構造を形成した後、素子領域上にある窒化珪
素膜２３′と二酸化珪素膜２２′を腐蝕除去し、熱
酸化法によりゲート酸化膜となる二酸化珪素膜３
１を形成し、さらに化学蒸着法により多結晶シリ
コン３２を成長させ、その上に熱酸化法により薄
い二酸化珪素膜３３を形成し、次に素子領域上に
ゲート電極の形状を有するレジスト３４を形成し
た状態である。
分離構造を形成した後、素子領域上にある窒化珪
素膜２３′と二酸化珪素膜２２′を腐蝕除去し、熱
酸化法によりゲート酸化膜となる二酸化珪素膜３
１を形成し、さらに化学蒸着法により多結晶シリ
コン３２を成長させ、その上に熱酸化法により薄
い二酸化珪素膜３３を形成し、次に素子領域上に
ゲート電極の形状を有するレジスト３４を形成し
た状態である。
第３図ｂは、前記レジスト３４を耐腐蝕マスク
として二酸化珪素膜３３を腐蝕除去し、ゲート電
極の形状を有する二酸化珪素膜３３′を形成して
から前記レジスト３４を除去し、次にこの二酸化
珪素膜３３′を耐腐蝕マスクとして多結晶シリコ
ン３２を腐蝕除去してゲート電極３２′を形成し
た状態である。
として二酸化珪素膜３３を腐蝕除去し、ゲート電
極の形状を有する二酸化珪素膜３３′を形成して
から前記レジスト３４を除去し、次にこの二酸化
珪素膜３３′を耐腐蝕マスクとして多結晶シリコ
ン３２を腐蝕除去してゲート電極３２′を形成し
た状態である。
第３図ｃは、ゲート電極の多結晶シリコン３
２′を耐イオン注入マスクとしてゲート酸化膜３
１を通して第二導電型不純物として砒素又は燐を
イオン注入し、熱処理をして低抵抗ドレイン３
５、ソース３６および拡散層３７を形成し、図の
左側に絶縁ゲート電界効果トランジスタの、また
図の右側に拡散層配線の基本的断面構造が完成し
た状態を示す。
２′を耐イオン注入マスクとしてゲート酸化膜３
１を通して第二導電型不純物として砒素又は燐を
イオン注入し、熱処理をして低抵抗ドレイン３
５、ソース３６および拡散層３７を形成し、図の
左側に絶縁ゲート電界効果トランジスタの、また
図の右側に拡散層配線の基本的断面構造が完成し
た状態を示す。
以上述べた通り本発明によれば、素子間分離構
造を形成する際にバーズビークが形成されないた
めにマスク寸法に近い素子領域が形成できるので
マスク寸法に余裕を見込む必要がなく、半導体装
置の高集積化に適した素子分離が行なえる。
造を形成する際にバーズビークが形成されないた
めにマスク寸法に近い素子領域が形成できるので
マスク寸法に余裕を見込む必要がなく、半導体装
置の高集積化に適した素子分離が行なえる。
さらに、実施例からもわかるように、非素子領
域におけるチヤンネルストツパとしての第１導電
型不純物と素子領域における第２導電型不純物と
の間に大きな段差があるため浮遊容量が小さくな
る。従つて本発明によつて素子分離すれば、結果
として高速化に適した半導体装置が得られる。
域におけるチヤンネルストツパとしての第１導電
型不純物と素子領域における第２導電型不純物と
の間に大きな段差があるため浮遊容量が小さくな
る。従つて本発明によつて素子分離すれば、結果
として高速化に適した半導体装置が得られる。
第１図ａ，ｂ，ｃ，ｄの各図は、従来知られて
いる選択酸化法を用いることによつて素子間分離
を行なつた製造プロセスの模式的断面図であり、
第２図ａ，ｂ，ｃ，ｄ，ｅ，ｆの各図は、本発明
の一実施例をプロセスを追つて示した模式的断面
図である。第３図ａ，ｂ，ｃは本発明によつて得
た第２図ｆの素子分離構造を出発点として、絶縁
ゲート電界効果トランジスタおよび拡散層配線を
製造するプロセスを説明する模式的断面図であ
る。 図において、各記号はそれぞれ次のものを示
す。１１：シリコン基板、１２：二酸化珪素膜、
１３：窒化珪素膜、１３′：素子領域の形状を有
する窒化珪素膜、１４：二酸化珪素膜、１４′：
素子領域形状を有する二酸化珪素膜、１５：素子
領域形状を有するレジスト、１６：チヤンネルス
トツパとしての不純物添加層、１７：二酸化珪素
膜、２１：シリコン基板、２２：二酸化珪素膜、
２３：窒化珪素膜、２５：素子領域形状を有する
レジスト、２２′：素子領域形状を有する二酸化
珪素膜、２３′：素子領域形状を有する窒化珪素
膜、２６：チヤンネルストツパとしての不純物添
加層、２７：多結晶シリコン、２８：二酸化珪素
膜、２９：非素子領域の形状を有するレジスト、
２７′：非素子領域の形状を有する多結晶シリコ
ン、２８′：非素子領域の形状を有する二酸化珪
素膜、２７ａ：二酸化珪素膜、３１：ゲート酸化
膜、３２：多結晶シリコン、３３：二酸化珪素
膜、３４：ゲート電極形状を有するレジスト、３
２′：ゲート電極、３３′：ゲート電極形状を有す
る二酸化珪素膜、３５：ドレイン領域、３６：ソ
ース領域、３７：不純物による配線層。
いる選択酸化法を用いることによつて素子間分離
を行なつた製造プロセスの模式的断面図であり、
第２図ａ，ｂ，ｃ，ｄ，ｅ，ｆの各図は、本発明
の一実施例をプロセスを追つて示した模式的断面
図である。第３図ａ，ｂ，ｃは本発明によつて得
た第２図ｆの素子分離構造を出発点として、絶縁
ゲート電界効果トランジスタおよび拡散層配線を
製造するプロセスを説明する模式的断面図であ
る。 図において、各記号はそれぞれ次のものを示
す。１１：シリコン基板、１２：二酸化珪素膜、
１３：窒化珪素膜、１３′：素子領域の形状を有
する窒化珪素膜、１４：二酸化珪素膜、１４′：
素子領域形状を有する二酸化珪素膜、１５：素子
領域形状を有するレジスト、１６：チヤンネルス
トツパとしての不純物添加層、１７：二酸化珪素
膜、２１：シリコン基板、２２：二酸化珪素膜、
２３：窒化珪素膜、２５：素子領域形状を有する
レジスト、２２′：素子領域形状を有する二酸化
珪素膜、２３′：素子領域形状を有する窒化珪素
膜、２６：チヤンネルストツパとしての不純物添
加層、２７：多結晶シリコン、２８：二酸化珪素
膜、２９：非素子領域の形状を有するレジスト、
２７′：非素子領域の形状を有する多結晶シリコ
ン、２８′：非素子領域の形状を有する二酸化珪
素膜、２７ａ：二酸化珪素膜、３１：ゲート酸化
膜、３２：多結晶シリコン、３３：二酸化珪素
膜、３４：ゲート電極形状を有するレジスト、３
２′：ゲート電極、３３′：ゲート電極形状を有す
る二酸化珪素膜、３５：ドレイン領域、３６：ソ
ース領域、３７：不純物による配線層。
Claims (1)
- １ 半導体結晶基板表面に、二酸化珪素膜を形成
する工程、該二酸化珪素膜上に窒化珪素膜を被着
する工程、該窒化珪素膜上に素子領域形状を有す
るマスク被膜を形成する工程、該マスク被膜を耐
エツチングマスクとして非素子領域に位置する前
記窒化珪素膜、前記二酸化珪素膜および前記基板
表層部をエツチング除去する工程、前記マスク被
膜を除去する工程、残留した前記窒化珪素膜を耐
イオン注入マスクとして被素子領域に前記基板と
同一導電型不純物をイオン注入する工程、多結晶
シリコンを全面に被着する工程、該多結晶シリコ
ン表面上に二酸化珪素膜を形成する工程、該二酸
化珪素膜上に非素子領域の形状を有するマスク被
膜を形成する工程、該マスク被膜を耐腐蝕マスク
として該二酸化珪素膜を腐蝕除去する工程、該マ
スク被膜を除去する工程、こうして形成した非素
子領域の形状を有する二酸化珪素膜を耐腐蝕マス
クとして前記多結晶シリコンを腐蝕除去する工
程、こうして非素子領域に位置することになつた
多結晶シリコンおよび素子領域における窒化珪素
膜を耐腐蝕マスクとして非素子領域の形状を有す
る二酸化珪素膜を腐蝕除去する工程、前記素子領
域の形状を有する窒化珪素膜を耐酸化マスクとし
て前工程を経てなお非素子領域に残留している多
結晶シリコンを完全に酸化する工程、を含むこと
を特徴とする半導体装置における素子分離構造の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP557380A JPS56103443A (en) | 1980-01-21 | 1980-01-21 | Production of element isolation structure for semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP557380A JPS56103443A (en) | 1980-01-21 | 1980-01-21 | Production of element isolation structure for semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56103443A JPS56103443A (en) | 1981-08-18 |
| JPS6310896B2 true JPS6310896B2 (ja) | 1988-03-10 |
Family
ID=11614956
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP557380A Granted JPS56103443A (en) | 1980-01-21 | 1980-01-21 | Production of element isolation structure for semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS56103443A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5873163A (ja) * | 1981-10-27 | 1983-05-02 | Toshiba Corp | Ｍｏｓ型半導体装置 |
| US4818235A (en) * | 1987-02-10 | 1989-04-04 | Industry Technology Research Institute | Isolation structures for integrated circuits |
| US4980311A (en) * | 1987-05-05 | 1990-12-25 | Seiko Epson Corporation | Method of fabricating a semiconductor device |
| US4927780A (en) * | 1989-10-02 | 1990-05-22 | Motorola, Inc. | Encapsulation method for localized oxidation of silicon |
| US6306726B1 (en) | 1999-08-30 | 2001-10-23 | Micron Technology, Inc. | Method of forming field oxide |
-
1980
- 1980-01-21 JP JP557380A patent/JPS56103443A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56103443A (en) | 1981-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0034910B1 (en) | A method of manufacturing a semiconductor device, and a device so manufactured | |
| JP3191693B2 (ja) | 半導体記憶装置の製造方法 | |
| US4419813A (en) | Method for fabricating semiconductor device | |
| JPH0355984B2 (ja) | ||
| US4532696A (en) | Method of manufacturing a semiconductor device for forming a deep field region in a semiconductor substrate | |
| US4151631A (en) | Method of manufacturing Si gate MOS integrated circuit | |
| JPS622465B2 (ja) | ||
| JPH0586673B2 (ja) | ||
| JPH0638496B2 (ja) | 半導体装置 | |
| GB2080024A (en) | Semiconductor Device and Method for Fabricating the Same | |
| JPH06163532A (ja) | 半導体素子分離方法 | |
| JPS6310896B2 (ja) | ||
| EP0233791A2 (en) | Insulated gate field effect transistor and method of manufacture thereof | |
| JPH0116018B2 (ja) | ||
| JPS6310897B2 (ja) | ||
| JPS60241261A (ja) | 半導体装置およびその製造方法 | |
| JPS6333868A (ja) | Ｍｉｓ型電界効果トランジスタの製造方法 | |
| JPS603157A (ja) | 半導体装置の製造方法 | |
| JPH07115195A (ja) | Ｍｏｓトランジスタ及びその製造方法 | |
| JPS6092666A (ja) | Ｍｉｓトランジスタの製造方法 | |
| JP3848782B2 (ja) | 半導体装置の製造方法 | |
| JPS641942B2 (ja) | ||
| JPS6129151B2 (ja) | ||
| JPS6130758B2 (ja) | ||
| JPS60251641A (ja) | 半導体装置およびその製造方法 |