JPS63102346A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS63102346A JPS63102346A JP25010586A JP25010586A JPS63102346A JP S63102346 A JPS63102346 A JP S63102346A JP 25010586 A JP25010586 A JP 25010586A JP 25010586 A JP25010586 A JP 25010586A JP S63102346 A JPS63102346 A JP S63102346A
- Authority
- JP
- Japan
- Prior art keywords
- point terminal
- lead plate
- parts
- terminal parts
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 22
- 239000011347 resin Substances 0.000 claims description 11
- 229920005989 resin Polymers 0.000 claims description 11
- 238000007789 sealing Methods 0.000 claims description 10
- 238000005452 bending Methods 0.000 abstract description 2
- 238000000034 method Methods 0.000 abstract 1
- 238000012545 processing Methods 0.000 abstract 1
- 238000007493 shaping process Methods 0.000 abstract 1
- 238000005476 soldering Methods 0.000 description 4
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体装置に関し、さらに詳しくは、半導
体素子とその各リード板の基部での取着しかつ接続する
部分を、不透過性樹脂などの封止樹脂によりモールド封
止して構成する半導体装置において、封ＩＦ樹脂の外部
に増り出されるフォーミング成形されたリード先端端子
部構造の改良に係るものである。
体素子とその各リード板の基部での取着しかつ接続する
部分を、不透過性樹脂などの封止樹脂によりモールド封
止して構成する半導体装置において、封ＩＦ樹脂の外部
に増り出されるフォーミング成形されたリード先端端子
部構造の改良に係るものである。
従来でのこの種の半導体装置の一例として、こ＼では１
方向サイリスタの概要構成を第３図に示す。
方向サイリスタの概要構成を第３図に示す。
すなわち、この第３図従来例構成において、１方向サイ
リスタは、７ノードリード板ｌの基部１ａに半導体素子
４を取着させ、かつこの半導体素子４の各所定電極と、
アノードリード板ｌに併設されるカソードリード板２．
およびゲートリード板３の各基部２ａ、３ａとを、それ
ぞれにボンディングワイヤ５，５によって接続させると
共に、これらの半導体素子４を含む各リード板の基部１
ａ、２ａ、３ａをして、不透過性樹脂などの封止樹脂８
によりモールド封１ヒさせてあり、また、この封ＩＦ樹
脂６の外部に取り出される各リード板先端の端子部１ｂ
、２ｂ、３ｂを、図示しないプリント基板などに取着し
易くするために、所定形状にフォーミング成形させたも
のである。
リスタは、７ノードリード板ｌの基部１ａに半導体素子
４を取着させ、かつこの半導体素子４の各所定電極と、
アノードリード板ｌに併設されるカソードリード板２．
およびゲートリード板３の各基部２ａ、３ａとを、それ
ぞれにボンディングワイヤ５，５によって接続させると
共に、これらの半導体素子４を含む各リード板の基部１
ａ、２ａ、３ａをして、不透過性樹脂などの封止樹脂８
によりモールド封１ヒさせてあり、また、この封ＩＦ樹
脂６の外部に取り出される各リード板先端の端子部１ｂ
、２ｂ、３ｂを、図示しないプリント基板などに取着し
易くするために、所定形状にフォーミング成形させたも
のである。
しかしながら、前記のように構成される従来例での１方
向サイリスタによるときは、所定の強度保持などの関係
から、各リード板１，２．３の板厚を比較的厚口にして
おり、このためにこれらの各リード板１．２．３の先端
の端子部１ｂ、２ｂ、３ｂをフォーミング成形させる場
合、そのフォーミング精度を向トさせることが困難であ
るばかりか、プリント基板などへの半田付は性が悪いな
どの重大な問題点を有するものであった。
向サイリスタによるときは、所定の強度保持などの関係
から、各リード板１，２．３の板厚を比較的厚口にして
おり、このためにこれらの各リード板１．２．３の先端
の端子部１ｂ、２ｂ、３ｂをフォーミング成形させる場
合、そのフォーミング精度を向トさせることが困難であ
るばかりか、プリント基板などへの半田付は性が悪いな
どの重大な問題点を有するものであった。
この発明は、従来例装置でのこのような問題点を解消し
ようとするもので、その目的とするところは、各リード
板での先端端子部のフォーミング性、ならびにプリント
基板などへの半田付は性を向上させた。この種の半導体
装置を提供することである。
ようとするもので、その目的とするところは、各リード
板での先端端子部のフォーミング性、ならびにプリント
基板などへの半田付は性を向上させた。この種の半導体
装置を提供することである。
前記目的を達成するために、この発明に係る半導体装置
は、各リード板での先端端子部の少なくともフォーミン
グ成形部分に沿って透孔を形成したものである。
は、各リード板での先端端子部の少なくともフォーミン
グ成形部分に沿って透孔を形成したものである。
すなわち、この発明の場合には、各先端端子部のフォー
ミング成形部分に沿って透孔を形成しであるために、こ
れらの各透孔の存在によって、同各先端端子部のフォー
ミング成形が極めて容易になり、併せて同各先端端子部
への半田付は性を良好に改善し得るのである。
ミング成形部分に沿って透孔を形成しであるために、こ
れらの各透孔の存在によって、同各先端端子部のフォー
ミング成形が極めて容易になり、併せて同各先端端子部
への半田付は性を良好に改善し得るのである。
以下、この発明に係る半導体装置の一実施例につき、第
１図および第２図を参照して詳細に説明する。
１図および第２図を参照して詳細に説明する。
第１図はこの実施例を適用した半導体装置、こ＼では１
方向サイリスクの概要構成を示す斜視図であり、この第
１図実施例構造において、前記第３図従来例構造と同一
符号は同一または相当部分を示している。
方向サイリスクの概要構成を示す斜視図であり、この第
１図実施例構造において、前記第３図従来例構造と同一
符号は同一または相当部分を示している。
この実施例の場合には、前記した従来例構造において、
アノードリード板ｌ、カソードリード板２゜およびゲー
トリード板３での各先端端子部１ｂ、２ｈ。
アノードリード板ｌ、カソードリード板２゜およびゲー
トリード板３での各先端端子部１ｂ、２ｈ。
および３ｂに対して、その少なくともフォーミング成形
部分に沿い、すなわち換言すると、同成形部分の範囲を
含んで透孔７，８．９をそれぞれに穿設形成したもので
ある。
部分に沿い、すなわち換言すると、同成形部分の範囲を
含んで透孔７，８．９をそれぞれに穿設形成したもので
ある。
従って、この実施例構造では、各リード板１，２゜３の
先端端子部１ｂ、２ｂ、３ｂに、そのフォーミング成形
部分に沿って透孔７，８．９を穿設形成しであるために
、これらの各透孔７，８．９の存在によって、同各先端
端子部１ｂ、２ｂ、３ｂでの彎曲、折曲などの賦形加工
、つまりフォーミング成形が極めて容易になり、併せて
同各先端端子部１ｂ、２ｂ、３ｂへの半田付は性を良好
に改善し得るのである。
先端端子部１ｂ、２ｂ、３ｂに、そのフォーミング成形
部分に沿って透孔７，８．９を穿設形成しであるために
、これらの各透孔７，８．９の存在によって、同各先端
端子部１ｂ、２ｂ、３ｂでの彎曲、折曲などの賦形加工
、つまりフォーミング成形が極めて容易になり、併せて
同各先端端子部１ｂ、２ｂ、３ｂへの半田付は性を良好
に改善し得るのである。
なお、前記実施例構成においては、適用対象の半導体装
置として、１方向サイリスタを例に述べたが、同様にそ
の他のトライアックとか、あるいは第３図に示したフォ
トカップラなどについても適用できることは勿論である
。
置として、１方向サイリスタを例に述べたが、同様にそ
の他のトライアックとか、あるいは第３図に示したフォ
トカップラなどについても適用できることは勿論である
。
以上詳述したように、この発明によれば、半導体素子と
、この半導体素子を取着しかつ接続する各リード板のノ
、（部とを含む全体を、封止樹脂によリモールド封１ト
すると共に、この封止樹脂の外部に、各リード板先端の
所定形状にフォーミング成形された端子部を取り出して
構成する半導体装置において、各リード板での先端端子
部の少なくともフォーミング成形部分に沿って透孔を形
成したので、これらの各透孔の存在によって、同各先端
端子部のフォーミング成形が極めて容易になり。
、この半導体素子を取着しかつ接続する各リード板のノ
、（部とを含む全体を、封止樹脂によリモールド封１ト
すると共に、この封止樹脂の外部に、各リード板先端の
所定形状にフォーミング成形された端子部を取り出して
構成する半導体装置において、各リード板での先端端子
部の少なくともフォーミング成形部分に沿って透孔を形
成したので、これらの各透孔の存在によって、同各先端
端子部のフォーミング成形が極めて容易になり。
そのフォーミング精度を十分に向上させることができ、
また併せて同各先端端子部のプリント基板などへの半田
付は性を良好に改婢し得られ、しかも構造的にも頗る簡
単で容易に実施でき、従来と殆んど変らない価格での提
供が可能であるなどの優れた特長を有するものである。
また併せて同各先端端子部のプリント基板などへの半田
付は性を良好に改婢し得られ、しかも構造的にも頗る簡
単で容易に実施でき、従来と殆んど変らない価格での提
供が可能であるなどの優れた特長を有するものである。
第１図はこの発明に係る半導体装置の一実施例を適用し
た１方向サイリスタの概要構成を示す斜視図、第２図は
同上他の実施例による概要構成を示す斜視図であり、ま
た第３図は従来例による半導体装置としての１方向サイ
リスタの概要構成を示す斜視図である。 １．２．３−−−−リード板、１ａ、２ａ、３ａ・・・
・リード板の基部、ｌｂ、２ｂ、３ｂ・・・・リード板
の先端端子部、４・・・・米導体素子、５・・・・ポン
ディングワイヤ、６・・・・封止樹脂、？、８．９・・
・・透孔。 代理人 大 岩 増 雄 第１図
た１方向サイリスタの概要構成を示す斜視図、第２図は
同上他の実施例による概要構成を示す斜視図であり、ま
た第３図は従来例による半導体装置としての１方向サイ
リスタの概要構成を示す斜視図である。 １．２．３−−−−リード板、１ａ、２ａ、３ａ・・・
・リード板の基部、ｌｂ、２ｂ、３ｂ・・・・リード板
の先端端子部、４・・・・米導体素子、５・・・・ポン
ディングワイヤ、６・・・・封止樹脂、？、８．９・・
・・透孔。 代理人 大 岩 増 雄 第１図
Claims (1)
- 半導体素子、この半導体素子を取着しかつ接続する各
リード板の基部を含む全体を、封止樹脂によりモールド
封止すると共に、この封止樹脂の外部に、前記各リード
板先端の所定形状にフォーミング成形された端子部を取
り出して構成する半導体装置において、前記各端子部の
少なくともフォーミング成形部分に沿い透孔を形成した
ことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25010586A JPS63102346A (ja) | 1986-10-20 | 1986-10-20 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25010586A JPS63102346A (ja) | 1986-10-20 | 1986-10-20 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63102346A true JPS63102346A (ja) | 1988-05-07 |
Family
ID=17202889
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25010586A Pending JPS63102346A (ja) | 1986-10-20 | 1986-10-20 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63102346A (ja) |
-
1986
- 1986-10-20 JP JP25010586A patent/JPS63102346A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3577633A (en) | Method of making a semiconductor device | |
| JP2002026044A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JPS63258050A (ja) | 半導体装置 | |
| US6891254B2 (en) | Semiconductor device with protrusions | |
| JPS6032757Y2 (ja) | 樹脂外装型電気部品 | |
| JPS63102346A (ja) | 半導体装置 | |
| JPS58122763A (ja) | 樹脂封止型半導体装置 | |
| JPH0233959A (ja) | 半導体装置用リードフレーム | |
| JPH02137253A (ja) | 半導体装置 | |
| JPH021862Y2 (ja) | ||
| JPS5826176B2 (ja) | 樹脂封止型半導体装置 | |
| JPH0566976U (ja) | 半導体装置 | |
| JPH0387051A (ja) | 面実装型二端子半導体装置 | |
| JPH04162466A (ja) | 半導体装置用リードフレーム | |
| JP3153185B2 (ja) | 半導体装置 | |
| JPS614261A (ja) | 集積回路装置 | |
| JPH0526764Y2 (ja) | ||
| JPH0438526Y2 (ja) | ||
| JPH0555436A (ja) | 半導体装置用リードフレーム | |
| JPH02139954A (ja) | リードフレーム及びこれを用いた樹脂封止型半導体装置 | |
| JPH04168758A (ja) | 半導体装置 | |
| JPH04146659A (ja) | 半導体装置およびその製造方法 | |
| JPS60161643A (ja) | 半導体装置 | |
| JPH09116080A (ja) | リード端子及びそれに用いるリードフレーム | |
| JPS61248457A (ja) | 半導体装置 |