[go: up one dir, main page]

JPS6288344A - Ｉｃ用パツケ−ジ - Google Patents

Ｉｃ用パツケ−ジ

Info

Publication number
JPS6288344A
JPS6288344A JP60230539A JP23053985A JPS6288344A JP S6288344 A JPS6288344 A JP S6288344A JP 60230539 A JP60230539 A JP 60230539A JP 23053985 A JP23053985 A JP 23053985A JP S6288344 A JPS6288344 A JP S6288344A
Authority
JP
Japan
Prior art keywords
package
lead frame
cap
film
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60230539A
Other languages
English (en)
Inventor
Kazunao Kudo
和直 工藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP60230539A priority Critical patent/JPS6288344A/ja
Publication of JPS6288344A publication Critical patent/JPS6288344A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 この発明はＩＣ等に用いる密封型のＩＣ用パッケージの
改良に関するものである。
従来技術 一般にＩＣ等に使用する場合に箱型のセラミックベース
とセラミックキャップを組み合わせたパッケージ本体の
中にＩＣ等を固定し、ベースとキャップとの間を密封す
る密封型のＩＣ用パッケージが用いられている。
即ち第２図に示すようにセラミック製のベース（１）と
キャップ（２）によってキャビティ０Ｑを造りベース（
１）とキャップ（２）間に介装したリードフレーム（４
）にＩＣペレット（３）をワイヤー（５）によりボンデ
ィングしたのち低融点ガラス（６）を用いて、前記ベー
ス（１）とキャップ（２）をその周辺部において接合し
、該低融点ガラスによってキャビティ内部を気密封止す
るようにしている。
一般にセラミック基板は、組成がＭ２Ｏ３９０〜９２％
残部がＭｇＯ−８ｉＯ２である粉末の焼結体であり、そ
のベースとキャップとを低融点ガラスにより、４３０〜
４８０℃の温度で相互に密着してキャビティの気密封止
をする。
発明が解決しようとする問題点 ところが低融点ガラスはリードフレーム封止部の表面状
況によって大きくその濡れ性が変化する。
例えば、リードフレームの材料であるＲｅ−Ｎｉ合全全
面ガラスの濡れ性は良くなく、濡れ性が悪いと低融点ガ
ラスによるベースとキャップとの接合力が低下して外部
からの力によって接合界面が破壊され、また気密性が害
される欠点がある。
特に最近ではＩＣの高集積化にともないパッケージする
ＩＣベレットが大寸法化する状況にあり、このためパッ
ケージ本体のキャビティを大型化しなげればならなくな
っている。その場合でもパッケージ本体の外形は小さい
方が好ましいし、また現状ではパッケージ本体の外形寸
法の図面で１２２とリードフレームの脚の間隔１１は配
線基板への装着の関係で規格化されているので、パッケ
ージ本体の外形を同じにしてキャビティの寸法１３を大
きくする必要がある。ところがそうすると低融点ガラス
で封止する部分の幅、即ち（ｚ２　Ａｓ）が小となり接
合面積が減少するので、低融点ガラスによる封止特性が
悪化する方向にあるのが実情であり、封止面積が減少す
るき、低融点ガラスとセラミックが完全に濡れるような
状況を作らない限りその封止特性の信頼性が大きく低下
する。
また最近では１００ｐｉｎ以上のリードフレームでじ０ パッケージの４方向全部に足の出ている超多ピンＩＣが
使われるがこの場合などリードフレームとガラスの融着
距離が逆に長くなり、融着しない部分が発生しリークの
原因となったりする。
この発明は低融点ガラスによる封止の封止強度と気密封
止性の向上を実現するＩＣ用パッケージを提供し、更に
大寸法のペレットひいてはハイブリッドＩＣやマザーボ
ード基板等にも外形をあまり大きくすることなく応用で
きるＩＣ用パッケージを提供することを目的とするもの
である。
問題点を解決するだめの手段 この発明はセラミック製ベースとキャップからなり、そ
れらを低融点ガラスにて封止する箱型のＩＣ用パッケー
ジにおいて、前記低融点ガラスと接するリードフレーム
の表面にＭ層、裏面および側面に気相蒸着法により　０
．５〜１０μｍのＭ２Ｏ３膜をもうけたことを特徴とす
るＩＣ用パッケージであり、接触界面にＭ２Ｏ３膜をも
うけることによって封止の際における低融点ガラスとの
濡れ性を改善し、封止部の強度と気密の信頼性を向上さ
せるものである。
以下本発明の特徴を実施例の図面にしたがって説明する
。
第１図に示すように、本発明のＩＣ用パッケージは、そ
の上面中央に凹所を形成したセラミック製のベース（１
）の凹所の内底面にＡｇあるいはＡｕのペースト（７）
を用いてＩＣべＬノット（３）を固着しである。
ベース（１）の上には同様にセラミック製のキャップ（
２）をかぶせる構造になっている。ＩＣペレット（３）
は外部へのり〜ドフレーム（４）とポンディングワイヤ
（５）で接続されており、リードフレーム（４）を挟ん
で前記ベース（１）とキャップ（２）とが低融点ガラス
（６）によって接着され気密に封止されている。
本発明のリードフレームにおいてはベース（１）及びキ
ャップ（２）の低融点ガラス（６）で封止する際に、ガ
ラスと融着する部分にＭ２Ｏ３膜が数ミクロンの厚さに
気相蒸着しであることが特徴である。
Ｍ２Ｏ３層（アルミナ膜）は膜厚が０．５〜１０μｍと
することが肝要である。０．５μｍ未満では十分に界面
を覆うことができず低融点ガラスの濡れ性の良いＭ２Ｏ
３層が得られない。また１０μｍを越えると特に１５μ
ｍ以上の膜厚ではＭ２Ｏ３層のアルミナ膜が剥離し易く
なってしまう。
このアルミナ膜を形成するには一般にＰＶＤ法やＣＶＤ
法あるいはイオンブレーティング法の真空蒸着で良く、
リードフレームの表面に真空中でＭ２Ｏ，を蒸着するこ
とにより表面の不純物が除去され良好な濡れ性を有する
面を得ることができる。
上記の方法のうち特にイオンブレーティング法が最善で
ある。イオンブレーティング法では真空中でＭ２Ｏ，を
電子ビームにより加熱蒸発させ、酸素圧が５ｘ　１０−
’Ｔｏｒｒの状態で高周波（例えば１３．５６ＭＨｚ　
）、１００Ｗの電気を印加して蒸発物の一部をイオン化
して基板の所定の場所に衝突させてＭ２Ｏ３層を形成さ
せる。この方法によればイオンが焼結体の表面に衝突す
ることにより基板表面は数百入程度の厚さがスパッタリ
ングされて、表面が活性化されると共にリードフレーム
の表面の不純物（これは焼結する際に使用するカーボン
が多い）が完全に除去され、Ｍ２Ｏ３層の密着性が良く
なり、更にスパッターリングにより表面が平滑化され、
またイオンブレーティングの特色であるアモルファス状
のＡｌ２Ｏ３膜が平滑に蒸着形成されるか゛らである。
表面のＭ層はクラッド法にでも気相蒸着でも良いが、ボ
ンディング性を充分に満足する１、５〜２０μｍを有す
ることが肝要である。１．５μｍ未満特に０．５μｍ未
満となると下地の影響で硬くなり、ボンディング不可に
なり逆に２０μｍを越えると、特に２５μｍになると軟
らかくなりすぎて自動ボンディングが困離になるからで
ある。
この気相蒸着によるリードフレームとベース（１）とキ
ャップ（２）を低融点ガラスで封止すると、気相蒸着膜
は低融点ガラスとの濡れ性が非常に良好であり、封止部
の強度が高く且つ気密に信頼性の高い封止部が得られる
。特にイオンブレーティング法によりアルミナ層をもう
けた場合には、そのアルミナ層は表面が平滑であり、且
つアモルファス状の材質となっているので、従来の封止
より２０〜３０％の強度の向上と気密に対する信頼性が
向」ニするものである。
本発明に用いるリードフレームの材料としては４０〜５
０％Ｎｉ−Ｆｅ合金を用いるとより効果的である。
又、」１記４０〜５０％Ｎｉ−Ｐｅ合金には添加元素と
しテＳｉ、Ｍｎ、Ｃｒを含んでいてもよい。
実施例 ベースとキャップからなるセラミックと、本発明に用い
るリードフレームを低融点ガラスにより封止してその剪
断強度と気密性を試験した。剪断強度はセラミックパッ
ケージに力を加えてその破断する時の剪断強度を測定し
た。その際従来のリードフレームと接合面に種々の厚さ
にアルミナ層を気相蒸着したものを比較した。ぞの結果
は第１表の通りであった。
次に従来のものと接合面に厚さ２．２μｍのＭ２Ｏ。
膜を蒸着したもの１２０箇宛をもちいて各々の気密性を
試験した。気密性はｌｌｅガスデテクターにより気密封
止性を測定した。その結果は第２表の通りであった。
以上の結果から本発明のＩＣ用パッケージは従来のもの
に比し、低融点ガラスの封止部の剪断強度が強く気密性
も高いことが分かる。又第１表によれば、本発明の場合
にアルミナ層は０．５μｍ以下の厚さでは効果がなく、
又１ｏμｍ以上の厚さにするとアルミナ層の剥離が生じ
て好ましくないことが分かる。
発明の効果 以上に詳しく説明したように本発明のＩＣ用パッケージ
は、低融点ガラスの密着性が改善され、封止後の機械的
強度と気密に対する信頼性を向上できるものである。
【図面の簡単な説明】
第１図は本発明のＩＣ用パッケージの実施例の断面図、
第２図は従来のそれの断面図である。 第３図は本発明のＩＣ用パッケージに用いるリードフレ
ームのリードの先端の拡大図である。 （１）・・・ベース、（２）・・・キャップ、（３）・
・−ＩＣペレット、　　（４）・・・リードフレーム、
（５）−ワイヤ、　　　　　　（６）−低融点ガラス、
第１図 第２図 第３図 一一一ハｒ−−−１ Ａ辺２０３

Claims (3)

    【特許請求の範囲】
  1. （１）セラミック製のベースとキャップを鉄ニッケル合
    金からなるリードフレームを介して低融点ガラスにより
    封止するＩＣパッケージにおいて、リードフレームのベ
    ース面側および側面にＡｌ＿２Ｏ＿３膜を設け、キャッ
    プ面側にＡｌ膜を設けたことを特徴とするＩＣ用パッケ
    ージ。
  2. （２）リードフレーム素材が４０〜５０％Ｎｉ−Ｆｅか
    らなることを特徴とする特許請求の範囲第１項記載のＩ
    Ｃ用パッケージ。
  3. （３）Ａｌ＿２Ｏ＿３膜の厚さが０．５〜１０μｍでＡ
    ｌ膜の厚さが１．５〜２０μｍであることを特徴とする
    特許請求の範囲第１項記載のＩＣ用パッケージ。
JP60230539A 1985-10-15 1985-10-15 Ｉｃ用パツケ−ジ Pending JPS6288344A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60230539A JPS6288344A (ja) 1985-10-15 1985-10-15 Ｉｃ用パツケ−ジ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60230539A JPS6288344A (ja) 1985-10-15 1985-10-15 Ｉｃ用パツケ−ジ

Publications (1)

Publication Number Publication Date
JPS6288344A true JPS6288344A (ja) 1987-04-22

Family

ID=16909336

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60230539A Pending JPS6288344A (ja) 1985-10-15 1985-10-15 Ｉｃ用パツケ−ジ

Country Status (1)

Country Link
JP (1) JPS6288344A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5945735A (en) * 1997-01-31 1999-08-31 International Business Machines Corporation Hermetic sealing of a substrate of high thermal conductivity using an interposer of low thermal conductivity

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5945735A (en) * 1997-01-31 1999-08-31 International Business Machines Corporation Hermetic sealing of a substrate of high thermal conductivity using an interposer of low thermal conductivity

Similar Documents

Publication Publication Date Title
US6369442B1 (en) Hydrogen getter for integrated microelectronic assembly
TWI479612B (zh) 氣密封止用蓋
JPS6313574B2 (ja)
US4096983A (en) Bonding copper leads to gold film coatings on alumina ceramic substrate
JPH0982828A (ja) 真空封止デバイスおよびその製造方法
US20130214033A1 (en) Method for joining a first electronic component and a second component
JPS6288344A (ja) Ｉｃ用パツケ−ジ
US4605533A (en) Lead frame coated with aluminum as a packaging material in integrated circuits
JPH08316644A (ja) 電子部品の製造方法
JPS61108151A (ja) 半導体装置用基板
JPS61288447A (ja) 半導体素子塔載用基板
JPS5848952A (ja) Ｉｃ用リ−ドフレ−ム
JPH0884042A (ja) パッケージ部材
JPS61244056A (ja) 半導体装置用リ−ドフレ−ム
JPS613435A (ja) セラミツク封止型ｉｃ
JPS60101957A (ja) Ｉｃ用リ−ドフレ−ム
JPS61259556A (ja) Ｉｃ用リ−ドフレ−ム
JPS62285456A (ja) ガラス封止型半導体装置用リ−ドフレ−ム
JPH0574941B2 (ja)
JPH09107263A (ja) 電子部品
JPS6390157A (ja) 半導体装置の封止方法
JPH0613481A (ja) 電子部品収納用パッケージ
JPS61127155A (ja) 半導体装置用リ−ドフレ−ム
JPS62144343A (ja) Ｉｃ用パツケ−ジ
JPS617645A (ja) 半導体装置用金属材料