JPS627782B2

JPS627782B2 -

Info

Publication number: JPS627782B2
Application number: JP53133073A
Authority: JP
Inventors: Seiji Morino; Hisashi Kawai; Takeshi Matsui
Original assignee: Nippon Soken Inc
Current assignee: Soken Inc
Priority date: 1978-10-27
Filing date: 1978-10-27
Publication date: 1987-02-19
Also published as: JPS5561282A

Description

【発明の詳細な説明】本発明は、プツシユプル接続した一対のパワー
トランジスタが同時に導通する期間を排除して高
効率に成した他励式インバータ回路に関するもの
である。

第１図は従来の他励式インバータ回路であり、
１は発振器で、デユーテイ50％で5KHzの矩形波
出力を発生するものである。１１はインバートゲ
ート、１２，１３はベース抵抗、１４，１５はプ
ツシユプル接続された一対のパワートランジスタ
で、エミツタが共通接続されてバツテリー等の直
流電源２の負極に接続されている。３０はトラン
スで、一次巻線３４と二次巻線３５からなり、一
次巻線３４の両端子３２，３３は各パワートラン
ジスタ１４，１５のコレクタに接続され、中間端
子３１は直流電源２の正極に接続されている。ま
た二次巻線３５は負荷４０に接続されている。

以上の構成によるその作動を第２図と共に説明
する。まず第２図Ａは発振器１の出力波形、第２
図Ｂはパワートランジスタ１４のベース電圧波
形、第２図Ｃはパワートランジスタ１４のコレク
タ電流波形、第２図Ｄはパワートランジスタ１５
のベース電圧波形、第２図Ｅはパワートランジス
タ１５のコレクタ電流波形である。ここで第２図
Ｃ，Ｅを見ると、各出力波形中の斜線を引いた部
分では、両パワートランジスタ１４，１５がとも
に導通してコレクタ電流が流れていることが分か
る。この原因としては、各パワートランジスタ１
４，１５のベース側に供給される電流が遮断して
も、各パワートランジスタ１４，１５のベース・
エミツタ間の接合部分に接合容量として蓄積され
た電荷の放電によつて直ちに遮断し得ず、わずか
の期間だけ両パワートランジスタ１４，１５が同
時導通してしまうためである。

そのため、インバータ回路の変換効率が悪くな
るばかりでなく、パワートランジスタの発熱によ
り、放熱板が小さい場合にはパワートランジスタ
が破損してしまう可能性があるという欠点があ
る。

また、上述の欠点を除くため、この同時に導通
する時間だけパワートランジスタのベースに印加
する入力パルス幅をそれぞれ短かくして入力する
方法があるが、そのパルス幅を発生する回路が複
雑になり、また電荷の蓄積量はパワートランジス
タのバラツキ、種類、あるいはパワートランジス
タを流れる電流値等により異なるのであまり得策
ではない。

本発明は上述の点に鑑みてなされたもので、一
方のパワートランジスタのベース・エミツタ間の
接合部に蓄積された電荷が放電を完了するまでの
間、他方のパワートランジスタの遮断状態を確実
に保持することを目的とする。

このため、本発明では、プツシユプル接続した
第１、第２のパワートランジスタを有する他励式
インバータ回路において、第１のパワートランジ
スタのベース側に作動指令信号が入つても、第２
のパワートランジスタのベース・エミツタ間の接
合部に蓄積された電荷が放電を完了するまでの
間、第１のパワートランジスタの遮断状態を保持
する第１の禁止回路と、第１のパワートランジス
タのベース・エミツタ間の接合部に蓄積された電
荷が放電を完了するまでの間、第２のパワートラ
ンジスタの遮断状態を保持する第２の禁止回路を
設けるという技術手段を採用する。

以下本発明を図に示す一実施例により説明す
る。第３図は本発明になるインバータ回路を示す
もので、例えば車載内燃機関の点火時期制御回路
のコンバータ用に使用されるものである。まず発
振器１、直流電源２、インバートゲート１１、ベ
ース抵抗１２，１３、プツシユプル接続されたパ
ワートランジスタ１４，１５、トランス３０、及
び負荷４０は第１図に示す同一符号のものと同等
のものである。本発明の特徴となる構成として
は、プツシユプル接続された両パワートランジス
タ１４，１５間に第１の禁止回路５０及び第２の
禁止回路６０を設け、両パワートランジスタ１
４，１５のうちの一方のパワートランジスタのベ
ース・エミツタ間の接合部分に蓄積された電荷が
放電を完了するまでの間、禁止回路を用いて他方
のパワートランジスタが導通しないように制御
し、両パワートランジスタ１４，１５が同時に導
通することがないようにしたことである。

第１の禁止回路５０はトランジスタ５１とベー
ス抵抗５２からなり、このベース抵抗５２の入力
側は第２のパワートランジスタ１５のベースに接
続され、トランジスタ５１のコレクタ・エミツタ
は第１のパワートランジスタ１４のベース及びエ
ミツタにそれぞれ接続されている。つまり、この
第１の禁止回路５０は第２のパワートランジスタ
１５のベース側が高電位にある場合に導通して、
第１のパワートランジスタ１４を強制的に遮断す
るように構成されている。また、第２の禁止回路
６０はトランジスタ６１とベース抵抗６２からな
り、このベース抵抗６２は第１のパワートランジ
スタ１４のベースに接続され、トランジスタ６１
のコレクタ・エミツタは第２のパワートランジス
タのベース及びエミツタにそれぞれ接続されてい
る。つまり、この第２の禁止回路６０は第１のパ
ワートランジスタ１４のベース側が高電位にある
場合に導通して、第２のパワートランジスタ１５
を強制的に遮断するように構成されている。ま
た、本例ではトランス３０の一次巻線の端子３１
と３２、または端子３１と３３間の各巻線数n₁，
n₂はともに20ターン、二次巻線の巻線数n₃は2000
ターンであり、直流電源は12Vである。

次に、上記構成による作動を第４図の信号波形
図を用いて説明する。まず時刻t₀の直前において
は、発振器１の出力は第４図Ｆの如く低レベルに
あり、インバートゲート１１の出力は第４図Ｇの
如く高レベルにあると仮定する。このときパワー
トランジスタ１５は遮断し、他方のパワートラン
ジスタは導通している。また第１の禁止回路５０
のトランジスタ５１は遮断し、第２の禁止回路６
０のトランジスタ６１は導通している。そのた
め、一次巻線３４なるインダクタンス負荷の影響
を受けて第４図Ｋに示す如く漸次上昇するコレク
タ電流i₁が流れ、二次巻線３５より負荷４０には
一方に上昇する二次電圧が印加されている。

そして時刻t₀になると、発振器１の出力は第４
図Ｆの如く低レベルから高レベルに変化し、イン
バートゲート１１の出力も第４図Ｇの如く高レベ
ルから低レベルに変化する。しかしながら、その
瞬間においては、パワートランジスタ１４のベー
ス・エミツタ間の接合部分には接合容量として電
荷が蓄積されており、この電荷が第２の禁止回路
６０のベース抵抗６２及びトランジスタ６１のベ
ース・エミツタ間の経路、及び抵抗１２の経路の
両経路より放電を完了するまでの第４図Ｈに示す
短時間τだけはパワートランジスタ１４及びトラ
ンジスタ６１が導通状態を保持し、一次巻線３４
にはコレクタ電流i₁を流し続ける。またこの際、
パワートランジスタ１５のベース側は発振器１の
高レベル出力により高電位になろうとするが、ト
ランジスタ６１が導通しているためこのパワート
ランジスタ１５のベース側へ流れ込む電流を吸収
し、このパワートランジスタ１５を強制的に遮断
させている。

そして、時間τ後パワートランジスタ１４のベ
ース・エミツタ間に蓄積された電荷が放電を完了
すると、時刻t₁でパワートランジスタ１４及びト
ランジスタ６１が遮断状態となり、それと同時に
他方のパワートランジスタ１５が導通し第４図Ｉ
に示す如くコレクタ電流i₂が漸次流れ始める。こ
の際、パワートランジスタ１５のベース側は第４
図Ｊの如く高電位にあるため第１の禁止回路５０
のトランジスタ５１が導通し、一方のパワートラ
ンジスタ１４を強制的に遮断されている。

その後、時刻t₂において発振器１の出力が高レ
ベルより低レベルに変化し、一方のパワートラン
ジスタ１４のベース側が高電位になろうとする
が、その瞬間においては、他方のパワートランジ
スタ１５のベース・エミツタ間に蓄積された電荷
によつて、パワートランジスタ１５及び第１の禁
止回路５０のトランジスタ５１が導通しているた
め、パワートランジスタ１４は遮断状態を保持す
る。そして時間τ後の時刻t₃において、パワート
ランジスタ１５のベース・エミツタ間に蓄積され
た電荷が放電を完了すると、両トランジスタ１
５，５１が遮断状態となり、もう一方のパワート
ランジスタ１４及び第２の禁止回路６０のトラン
ジスタ６１が導通し、以下上述と同様にその作動
を繰り返すことになる。

このようにして、本実施例ではプツシユプル接
続された１対のパワートランジスタによりトラン
ス３０の一次巻線３４の通電状態を制御するイン
バータ回路において、一方のパワートランジスタ
のベース・エミツタ間に蓄積された電荷を利用し
て一方の禁止回路を作動させ、この禁止回路によ
つて他方のパワートランジスタの作動状態を切替
え制御するように構成することにより、１対のパ
ワートランジスタが同時に導通状態になるのを確
実に防ぐことができる。また、各禁止回路５０，
６０中のトランジスタ５１，６１は各パワートラ
ンジスタ１４，１５のベース電流を吸収するだけ
でよく、電力容量の小さなものを用いれば充分で
ある。

なお、本実施例においては、パワートランジス
タ１４，１５としてNPN型のトランジスタを使
用したが、これに代えてPNP型のトランジスタを
使用しても良く、その場合には禁止回路５０，６
０中のトランジスタ５１，６１をNPN型から
PNP型に代えて使用すれば良い。また、禁止回路
５０，６０の具体的構成は本実施例のものに限定
されるものではなく、トランジスタを２個以上組
合せた回路構成でも良く、要するに一方のパワー
トランジスタのベース電位を検出して他方のパワ
ートランジスタのベース電位（または電流）を制
御するように構成するものならば何でも良い。

以上述べたように本発明においては、プツシユ
プル接続した第１、第２のパワートランジスタを
有する他励式インバータ回路において、入力部を
一方のパワートランジスタのベースに接続し、出
力部を他方のパワートランジスタのベース及びエ
ミツタに接続する構成であるため、禁止回路の構
成が非常に簡単となり、装置が小型化するという
効果がある。

また、本発明によれば、一方のパワートランジ
スタがオンしている間は、他方のパワートランジ
スタのベースとエミツタにはこのパワートランジ
スタを遮断する出力信号が発生しているため、他
方のパワートランジスタは確実に遮断状態に維持
されるという効果がある。特に、本発明は、一方
のパワートランジスタのベースに蓄積された電荷
を増幅して用い、この電荷が放電されるまで他方
のパワートランジスタを遮断しているので、パワ
ートランジスタの遮断、導通切換り時付近で両パ
ワートランジスタの同時導通が確実に防止でき、
効率の良い動作が可能となる。しかも、一方のパ
ワートランジスタのベース電位が所定値より下が
り、オン状態から遮断状態になつた瞬間に禁止回
路の出力信号は他方のパワートランジスタの遮断
状態を即座に解除するため、他方のパワートラン
ジスタは即座に遮断状態からオン状態に移行する
ことができるという効果がある。

【図面の簡単な説明】

第１図は従来の他励式インバータ回路の電気回
路図、第２図は第１図の回路の作動説明に供する
信号波形図、第３図は本発明回路の一実施例を示
す電気回路図、第４図は本発明回路の作動説明に
供する信号波形図である。１……発振器、２……直流電源、１４，１５…
…パワートランジスタ、３０……トランス、５０
……第１の禁止回路、６０……第２禁止回路。

Claims

【特許請求の範囲】１プツシユプル接続した第１、第２のパワート
ランジスタと、直流電源と、トランスとを有し、
前記第１、第２のパワートランジスタの各第１端
子を共通接続した共通接続端子を前記直流電源の
一方の電源端子に接続し、前記直流電源の他方の
電源端子を前記トランスの一次巻線の共通端子に
接続し、前記第１、第２のパワートランジスタの
各第２端子を前記一次巻線の両端子のうちの一方
または他方に別個に接続し、かつ前記第１、第２
のパワートランジスタのベース部位が外部信号に
よつて制御される他励式インバータ回路におい
て、前記第２のパワートランジスタのベースに第１
の入力部を接続し、前記第１のパワートランジス
タのベースとエミツタに第１の出力部を接続し、
前記第１の入力部から入力された前記第２のパワ
ートランジスタのベース電位が所定値以上のとき
前記第１の出力部から前記第１のパワートランジ
スタを遮断する出力信号を発生すると共に、前記
第２のパワートランジスタのベースに蓄積された
電荷を前記第１の入力部から入力して増幅し、前
記電荷が放電されるまで前記第１のパワートラン
ジスタを遮断する第１の禁止回路と、前記第１のパワートランジスタのベースに第２
の入力部を接続し、前記第２のパワートランジス
タのベースとエミツタに第２の出力部を接続し、
前記第２の入力部から入力された前記第１のパワ
ートランジスタのベース電位が所定値以上のとき
前記第２の出力部から前記第２のパワートランジ
スタを遮断する出力信号を発生すると共に、前記
第１のパワートランジスタのベースに蓄積された
電荷を前記第２の入力部から入力して増幅し、前
記電荷が放電されるまで前記第２のパワートラン
ジスタを遮断する第２の禁止回路とを備えたこと
を特徴とする他励式インバータ回路。