JPH0117610B2 - - Google Patents
Info
- Publication number
- JPH0117610B2 JPH0117610B2 JP56213671A JP21367181A JPH0117610B2 JP H0117610 B2 JPH0117610 B2 JP H0117610B2 JP 56213671 A JP56213671 A JP 56213671A JP 21367181 A JP21367181 A JP 21367181A JP H0117610 B2 JPH0117610 B2 JP H0117610B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- winding
- transformer
- current feedback
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000004804 winding Methods 0.000 claims description 43
- 239000003990 capacitor Substances 0.000 claims description 12
- 238000007599 discharging Methods 0.000 claims 1
- 230000000630 rising effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 14
- 230000005284 excitation Effects 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of DC power input into DC power output
- H02M3/22—Conversion of DC power input into DC power output with intermediate conversion into AC
- H02M3/24—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters
- H02M3/28—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC
- H02M3/325—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/33538—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only of the forward type
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
(a) 発明の技術分野
本発明は、直流−直流トランジスタコンバータ
を駆動するドライブ回路に係り、特にドライブト
ランスの小形化とスイツチングトランジスタを高
速化したドライブ回路に関する。
を駆動するドライブ回路に係り、特にドライブト
ランスの小形化とスイツチングトランジスタを高
速化したドライブ回路に関する。
(b) 発明の背景
近年、通信装置及び他の装置では、信頼性の向
上及び価格上、回路の簡素化が望まれ、また、回
路の簡素化するに当つても従来の性能が損われ
ず、むしろ性能向上が要求されている。
上及び価格上、回路の簡素化が望まれ、また、回
路の簡素化するに当つても従来の性能が損われ
ず、むしろ性能向上が要求されている。
(c) 従来技術と問題点
第１図は従来のドライブ回路の一構成例を示す
図である。図に於いて、E1及びE2は直流入力電
源、Q1乃至Q3はトランジスタ、R1は抵抗、T1は
ドライブトランス（以下、トランス）、N1乃至
N4はトランスT1の巻線、RL1は負荷、ａ及びｂ
は信号入力端子（以下、入力端子）である。
図である。図に於いて、E1及びE2は直流入力電
源、Q1乃至Q3はトランジスタ、R1は抵抗、T1は
ドライブトランス（以下、トランス）、N1乃至
N4はトランスT1の巻線、RL1は負荷、ａ及びｂ
は信号入力端子（以下、入力端子）である。
第２図は第１図の動作説明図である。図に於い
て、ａは入力端子ａに入力する電圧波形、ｂは入
力端子ｂに入力する電圧波形、ｃはトランジスタ
Q1の出力波形を示す図、ｄはトランジスタQ2の
出力波形を示す図、ｅは電流I1の波形、ｆは電流
I2の波形、ｇはトランジスタQ3のオン及びオフを
示す図である。
て、ａは入力端子ａに入力する電圧波形、ｂは入
力端子ｂに入力する電圧波形、ｃはトランジスタ
Q1の出力波形を示す図、ｄはトランジスタQ2の
出力波形を示す図、ｅは電流I1の波形、ｆは電流
I2の波形、ｇはトランジスタQ3のオン及びオフを
示す図である。
第１図は、トランジスタQ3のオン・オフを制
御する回路であり、トランジスタQ1はトランジ
スタQ3のオンを、トランジスタQ1は、トランジ
スタQ3のオフを制御する。
御する回路であり、トランジスタQ1はトランジ
スタQ3のオンを、トランジスタQ1は、トランジ
スタQ3のオフを制御する。
入力端子ａにトランジスタQ1をオン、入力端
子ｂにトランジスタQ2をオフにする信号が入力
すると、入力電源E1より、抵抗R1−トランスT1
の巻線N1−トランジスタQ1の経路でトランスT1
を励磁する電流が流れ、トランスT1には、トラ
ンジスタQ3を順バイアスにする電圧が発生し、
トランジスタQ3をオンにする。トランジスタQ3
を流れる電流は、巻線N4によつて、トランジス
タQ3のベースに帰還され、トランジスタQ3をオ
ン状態に保つ。一定時間経過後、入力端子ａと入
力端子ｂに、前記信号と逆、つまり、トランジス
タQ1をオフ、トランジスタQ2をオンにする信号
が入力されると、トランジスタQ1によるトラン
スT1の励磁が止まり、かつトランスT1の巻線N2
をトランジスタQ2によつて短絡することにより、
巻線N4によつて帰還される電流が巻線N2に吸収
されトランジスタQ3がオフになる。しかしなが
ら、トランジスタQ1とトランジスタQ2にはスト
レージ時間が存在し、トランジスタQ1とトラン
ジスタQ2が同時にオンになる期間があり、トラ
ンジスタQ1によりトランスT1の励磁電流が、巻
線N2を通してトランスQ2に吸収され、ドライブ
回路の消費電力が増大する問題があつた。またト
ランジスタQ3のオン用巻線N1（トランスT1の励
磁用）と、トランジスタQ3のオフ用巻線N2が分
かれて存在するため、巻線N1と巻線N2間の絶縁
を取る必要があり、巻線N1と巻線N2間に絶縁層
を入れるため、巻線N1または巻線N2と他の巻線
N3あるいは巻線N4の間の磁気結合が劣化し、リ
ーケージインダクタンスが大きくなる結果サージ
電圧が発生し易やすくなり、回路の安定性に問題
となる場合があり、トランジスタQ3の高速動作
に問題となる。
子ｂにトランジスタQ2をオフにする信号が入力
すると、入力電源E1より、抵抗R1−トランスT1
の巻線N1−トランジスタQ1の経路でトランスT1
を励磁する電流が流れ、トランスT1には、トラ
ンジスタQ3を順バイアスにする電圧が発生し、
トランジスタQ3をオンにする。トランジスタQ3
を流れる電流は、巻線N4によつて、トランジス
タQ3のベースに帰還され、トランジスタQ3をオ
ン状態に保つ。一定時間経過後、入力端子ａと入
力端子ｂに、前記信号と逆、つまり、トランジス
タQ1をオフ、トランジスタQ2をオンにする信号
が入力されると、トランジスタQ1によるトラン
スT1の励磁が止まり、かつトランスT1の巻線N2
をトランジスタQ2によつて短絡することにより、
巻線N4によつて帰還される電流が巻線N2に吸収
されトランジスタQ3がオフになる。しかしなが
ら、トランジスタQ1とトランジスタQ2にはスト
レージ時間が存在し、トランジスタQ1とトラン
ジスタQ2が同時にオンになる期間があり、トラ
ンジスタQ1によりトランスT1の励磁電流が、巻
線N2を通してトランスQ2に吸収され、ドライブ
回路の消費電力が増大する問題があつた。またト
ランジスタQ3のオン用巻線N1（トランスT1の励
磁用）と、トランジスタQ3のオフ用巻線N2が分
かれて存在するため、巻線N1と巻線N2間の絶縁
を取る必要があり、巻線N1と巻線N2間に絶縁層
を入れるため、巻線N1または巻線N2と他の巻線
N3あるいは巻線N4の間の磁気結合が劣化し、リ
ーケージインダクタンスが大きくなる結果サージ
電圧が発生し易やすくなり、回路の安定性に問題
となる場合があり、トランジスタQ3の高速動作
に問題となる。
(d) 発明の目的
本発明はかかる従来の欠点を除去するために、
トランスの巻線の数を少なくして、磁気結合特性
を改善し、同時に、トランスを安価に構成し、ま
た、直流−直流トランジスタコンバータのトラン
ジスタのスイツチング動作をスピードアツプコン
デンサによつて高速化したドライブ回路を提供す
ることを目的とするものである。
トランスの巻線の数を少なくして、磁気結合特性
を改善し、同時に、トランスを安価に構成し、ま
た、直流−直流トランジスタコンバータのトラン
ジスタのスイツチング動作をスピードアツプコン
デンサによつて高速化したドライブ回路を提供す
ることを目的とするものである。
(e) 発明の構成
電流帰還用トランスＴ２を持ち、該電流帰還用
トランスＴ２の入力巻線に接続されている第１の
トランジスタＱ４で該電流帰還用トランスの出力
巻線に接続されている第３のトランジスタＱ６の
オン動作を行い、該電流帰還用トランスＴ２の入
力巻線に接続されている第２のトランジスタＱ５
で、該電流帰還用トランスの出力側に接続されて
いる第３のトランジスタＱ６のオフ動作を行な
い、直流−直流コンバータを駆動するドライブ回
路において、該電流帰還用トランスＴ２は入力側
捲線に中間タツプを有し、該第１のトランジスタ
Ｑ４のコレクタは、電流帰還用トランスＴ２の入
力側巻線の中間タツプに接続し、エミツタは第１
の抵抗Ｒ２を介して電源に接続し、該第２のトラ
ンジスタＱ５のエミツタとコレクタは該電流帰還
用トランスＴ２の入力側巻線の両端に接続し、該
第１の抵抗Ｒ２と並列に接続されたスピードアツ
プコンデンサＣ１と、該スピードアツプコンデン
サＣ１と該第１のトランジスタＱ４のベース間に
第２の抵抗Ｒ４を設け、該スピードアツプコンデ
ンサＣ１は該第１のトランジスタＱ４がオンする
時に充電され、この充電電流で、該電流帰還用ト
ランスＴ２の出力側に接続されている第３のトラ
ンジスタＱ６の立ち上がりを速くすると共に、該
第１のトランジスタＱ４がオフする時に第２の抵
抗を介して放電を行うことで、第１のトランジス
タＱ４を逆バイアスにし、第１のトランジスタＱ
４のオフ動作を速めたことを特徴とするものであ
る。
トランスＴ２の入力巻線に接続されている第１の
トランジスタＱ４で該電流帰還用トランスの出力
巻線に接続されている第３のトランジスタＱ６の
オン動作を行い、該電流帰還用トランスＴ２の入
力巻線に接続されている第２のトランジスタＱ５
で、該電流帰還用トランスの出力側に接続されて
いる第３のトランジスタＱ６のオフ動作を行な
い、直流−直流コンバータを駆動するドライブ回
路において、該電流帰還用トランスＴ２は入力側
捲線に中間タツプを有し、該第１のトランジスタ
Ｑ４のコレクタは、電流帰還用トランスＴ２の入
力側巻線の中間タツプに接続し、エミツタは第１
の抵抗Ｒ２を介して電源に接続し、該第２のトラ
ンジスタＱ５のエミツタとコレクタは該電流帰還
用トランスＴ２の入力側巻線の両端に接続し、該
第１の抵抗Ｒ２と並列に接続されたスピードアツ
プコンデンサＣ１と、該スピードアツプコンデン
サＣ１と該第１のトランジスタＱ４のベース間に
第２の抵抗Ｒ４を設け、該スピードアツプコンデ
ンサＣ１は該第１のトランジスタＱ４がオンする
時に充電され、この充電電流で、該電流帰還用ト
ランスＴ２の出力側に接続されている第３のトラ
ンジスタＱ６の立ち上がりを速くすると共に、該
第１のトランジスタＱ４がオフする時に第２の抵
抗を介して放電を行うことで、第１のトランジス
タＱ４を逆バイアスにし、第１のトランジスタＱ
４のオフ動作を速めたことを特徴とするものであ
る。
(f) 発明の実施例
本発明の一実施例を第３図及び第４図を用いて
詳説する。
詳説する。
第３図は本発明のドライブ回路の一構成例を示
す図である。図に於いて、E3及びE4は直流入力
電源、Q4至乃Q6はトランジスタ、R2至乃R4は抵
抗、T2はドライブトランス（以下、トランス）、
N5，N5，N6，N7はトランスT2の巻線、C1はコ
ンデンサ、RL2は負荷、ｃ及びｄは入力端子（以
下、入力端子）、ｅはN5の中間タツプである。
す図である。図に於いて、E3及びE4は直流入力
電源、Q4至乃Q6はトランジスタ、R2至乃R4は抵
抗、T2はドライブトランス（以下、トランス）、
N5，N5，N6，N7はトランスT2の巻線、C1はコ
ンデンサ、RL2は負荷、ｃ及びｄは入力端子（以
下、入力端子）、ｅはN5の中間タツプである。
第４図は第３図の動作説明図である。図に於い
て、ａは入力端子ｃに入力する電圧波形、ｂは入
力端子ｄに対する電圧波形、ｃはトランジスタ
Q4のオン及びオフを示す図、ｄはトランジスタ
Q5のオン及びオフを示す図、ｅは電流I3の波形、
ｆは電流I4の波形、ｇはトランジスタQ6のオン及
びオフを示す図である。
て、ａは入力端子ｃに入力する電圧波形、ｂは入
力端子ｄに対する電圧波形、ｃはトランジスタ
Q4のオン及びオフを示す図、ｄはトランジスタ
Q5のオン及びオフを示す図、ｅは電流I3の波形、
ｆは電流I4の波形、ｇはトランジスタQ6のオン及
びオフを示す図である。
第３図のトランジスタQ4，Q5，Q6は第１図の
従来回路例のトランジスタQ1，Q2，Q3にそれぞ
れ対応し、ほぼ同様の動作をする。
従来回路例のトランジスタQ1，Q2，Q3にそれぞ
れ対応し、ほぼ同様の動作をする。
入力端子ＣにトランジスタQ4の出力がオン、
入力端子ｄにトランジスタQ5の出力がオフとな
る信号を入力すると、入力端子E3より、抵抗R2
−トランジスタQ4−トランスT2の巻線N5経路を
通つて、トランスT2を励磁する。このとき、抵
抗R2に並列接続された抵抗R3とコンデンサC1の
直列回路のC1に充電々流が、E3−抵抗R3−コン
デンサC1−トランジスタQ4−巻線N′5−E3と流
れ、トランジスタQ6をオバードライブするため
トランジスタQ6の立上りが速くなる。トランジ
スタQ6に流れる電流は巻線N7によりトランジス
タQ6のベースに帰還され、オン状態を維持する。
入力端子ｄにトランジスタQ5の出力がオフとな
る信号を入力すると、入力端子E3より、抵抗R2
−トランジスタQ4−トランスT2の巻線N5経路を
通つて、トランスT2を励磁する。このとき、抵
抗R2に並列接続された抵抗R3とコンデンサC1の
直列回路のC1に充電々流が、E3−抵抗R3−コン
デンサC1−トランジスタQ4−巻線N′5−E3と流
れ、トランジスタQ6をオバードライブするため
トランジスタQ6の立上りが速くなる。トランジ
スタQ6に流れる電流は巻線N7によりトランジス
タQ6のベースに帰還され、オン状態を維持する。
一定時間経過後、入力端子Ｆ、入力端子Ｄに前
記信号の逆の信号すなわちトランジスタQ4オフ、
トランジスタQ5オンの信号が入力され、トラン
ジスタQ4オフ、トランジスタQ5オンになる。
記信号の逆の信号すなわちトランジスタQ4オフ、
トランジスタQ5オンの信号が入力され、トラン
ジスタQ4オフ、トランジスタQ5オンになる。
コンデンサC1は、トランジスタQ4オン時に充
電されて居り、入力端子ＣにトランジスタQ4の
オフ信号が入力されると、抵抗R4を通して、ト
ランジスタQ4を逆バイアスにするため、トラン
ジスタQ4のオフ時を速め、トランジスタQ4とQ5
の同時オンの期間を減少させる結果、むだな励磁
エネルギーの消費が軽減される。トランジスタ
Q4がオフになるとトランジスタQ4によるトラン
スT2の励磁が止まり、トランジスタQ5がオンに
なると、巻線N5の両端を短絡し、巻線N7による
帰還電流が巻線N5に吸収されトランジスタQ6が
オフになる。トランジスタQ5のオンおよびオフ
は一つの巻線N5によつて行なわれるため、T2は
巻線の数を減り、絶縁層が減らすことができるた
め、磁気結合の特性が改善されサージ電圧がおさ
えられるため、トランジスタQ6動作の安定化が
増し、高速化が可能となる。
電されて居り、入力端子ＣにトランジスタQ4の
オフ信号が入力されると、抵抗R4を通して、ト
ランジスタQ4を逆バイアスにするため、トラン
ジスタQ4のオフ時を速め、トランジスタQ4とQ5
の同時オンの期間を減少させる結果、むだな励磁
エネルギーの消費が軽減される。トランジスタ
Q4がオフになるとトランジスタQ4によるトラン
スT2の励磁が止まり、トランジスタQ5がオンに
なると、巻線N5の両端を短絡し、巻線N7による
帰還電流が巻線N5に吸収されトランジスタQ6が
オフになる。トランジスタQ5のオンおよびオフ
は一つの巻線N5によつて行なわれるため、T2は
巻線の数を減り、絶縁層が減らすことができるた
め、磁気結合の特性が改善されサージ電圧がおさ
えられるため、トランジスタQ6動作の安定化が
増し、高速化が可能となる。
(g) 発明の効果
以上の説明から明らかな如く、本発明によれ
ば、トランス制御巻線を共通とし、中間タツプを
設けることにより、駆動用と停止用の巻線を設け
る従来回路よりも、巻線数は少なくなる。また、
巻線の数が減少することにより、絶縁箇所が少な
くなり、トランスの特性が改善でき、トランジス
タのスイツチングの高速化が可能になる。さら
に、絶縁箇所が少なくなるだけ、トランスの製作
が容易になる。また、スピードアツプコンデンサ
を設けることにより、直流−直流トランジスタコ
ンバータのトランジスタのスイツチング動作を高
速化することができるという効果が得られ、同時
にドライブ回路の消費電力の軽減ができる。
ば、トランス制御巻線を共通とし、中間タツプを
設けることにより、駆動用と停止用の巻線を設け
る従来回路よりも、巻線数は少なくなる。また、
巻線の数が減少することにより、絶縁箇所が少な
くなり、トランスの特性が改善でき、トランジス
タのスイツチングの高速化が可能になる。さら
に、絶縁箇所が少なくなるだけ、トランスの製作
が容易になる。また、スピードアツプコンデンサ
を設けることにより、直流−直流トランジスタコ
ンバータのトランジスタのスイツチング動作を高
速化することができるという効果が得られ、同時
にドライブ回路の消費電力の軽減ができる。
第１図は従来のドライブ回路の一構成例を示す
図、第２図は第１図の動作説明図、第３図は本発
明のドライブ回路の一構成例を示す図、第４図は
第３図の動作説明図である。 図中、E1至及E4は直流入力電源、Q1至及Q6は
トランジスタ、R1至及R4は抵抗、T1及びT2はド
ライブトランス、N1〜N4はドライブトランスT1
の巻線、N5，N′5，N6，N7，T2の巻線、RL1及
びRL2は負荷、C1はコンデンサ、ａ至及ｄは入力
端子、ｅはトランスT2の中間タツプである。
図、第２図は第１図の動作説明図、第３図は本発
明のドライブ回路の一構成例を示す図、第４図は
第３図の動作説明図である。 図中、E1至及E4は直流入力電源、Q1至及Q6は
トランジスタ、R1至及R4は抵抗、T1及びT2はド
ライブトランス、N1〜N4はドライブトランスT1
の巻線、N5，N′5，N6，N7，T2の巻線、RL1及
びRL2は負荷、C1はコンデンサ、ａ至及ｄは入力
端子、ｅはトランスT2の中間タツプである。
Claims (1)
- 【特許請求の範囲】 １ 電流帰還用トランスＴ２を持ち、該電流帰還
用トランスＴ２の入力巻線に接続されている第１
のトランジスタＱ４で該電流帰還用トランスの出
力巻線に接続されている第３のトランジスタＱ６
のオン動作を行い、該電流帰還用トランスＴ２の
入力巻線に接続されている第２のトランジスタＱ
５で、該電流帰還用トランスの出力側に接続され
ている第３のトランジスタＱ６のオフ動作を行な
い、直流−直流コンバータを駆動するドライブ回
路において、 該電流帰還用トランスＴ２は入力側捲線に中間
タツプを有し、 該第１のトランジスタＱ４のコレクタは、電流
帰還用トランスＴ２の入力側巻線の中間タツプに
接続し、エミツタは第１の抵抗Ｒ２を介して電源
に接続し、 該第２のトランジスタＱ５のエミツタとコレク
タは該電流帰還用トランスＴ２の入力側巻線の両
端に接続し、 該第１の抵抗Ｒ２と並列に接続されたスピード
アツプコンデンサＣ１と、 該スピードアツプコンデンサＣ１と該第１のト
ランジスタＱ４のベース間に第２の抵抗Ｒ４を設
け、 該スピードアツプコンデンサＣ１は該第１のト
ランジスタＱ４がオンする時に充電され、この充
電電流で、該電流帰還用トランスＴ２の出力側に
接続されている第３のトランジスタＱ６の立ち上
がりを速くすると共に、該第１のトランジスタＱ
４がオフする時に第２の抵抗を介して放電を行う
ことで、第１のトランジスタＱ４を逆バイアスに
し、第１のトランジスタＱ４のオフ動作を速めた
ことを特徴とするドライブ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56213671A JPS58116066A (ja) | 1981-12-29 | 1981-12-29 | ドライブ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56213671A JPS58116066A (ja) | 1981-12-29 | 1981-12-29 | ドライブ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58116066A JPS58116066A (ja) | 1983-07-11 |
| JPH0117610B2 true JPH0117610B2 (ja) | 1989-03-31 |
Family
ID=16643032
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56213671A Granted JPS58116066A (ja) | 1981-12-29 | 1981-12-29 | ドライブ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58116066A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60127037U (ja) * | 1984-01-31 | 1985-08-27 | 横河電機株式会社 | トランス絶縁形マルチプレクサ |
| JPS6129214A (ja) * | 1984-07-19 | 1986-02-10 | Nec Corp | 電流帰還形トランジスタ駆動回路 |
| JPS6240066A (ja) * | 1985-08-16 | 1987-02-21 | Canon Inc | 高圧電源装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4929056A (ja) * | 1972-07-13 | 1974-03-15 | ||
| JPS5386558A (en) * | 1977-01-10 | 1978-07-31 | Nippon Telegr & Teleph Corp <Ntt> | Driving circuit for switching transistor |
| JPS55128923A (en) * | 1979-03-29 | 1980-10-06 | Kyosan Electric Mfg Co Ltd | Driving circuit for switching transistor |
-
1981
- 1981-12-29 JP JP56213671A patent/JPS58116066A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4929056A (ja) * | 1972-07-13 | 1974-03-15 | ||
| JPS5386558A (en) * | 1977-01-10 | 1978-07-31 | Nippon Telegr & Teleph Corp <Ntt> | Driving circuit for switching transistor |
| JPS55128923A (en) * | 1979-03-29 | 1980-10-06 | Kyosan Electric Mfg Co Ltd | Driving circuit for switching transistor |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58116066A (ja) | 1983-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3199423B2 (ja) | 共振形フォワードコンバ−タ | |
| JPS63204814A (ja) | パワートランジスタ駆動回路 | |
| JPH0117610B2 (ja) | ||
| US11527963B2 (en) | Control unit for improving conversion efficiency | |
| JP3379556B2 (ja) | スイッチング素子を有する回路装置 | |
| US3487335A (en) | Fast switching low input voltage converter | |
| JP3656223B2 (ja) | 高出力発生回路 | |
| JP3227048B2 (ja) | 双方向接続トランジスタの駆動回路 | |
| US4609981A (en) | Direct current converter for switched mode power supply | |
| JPH0311574B2 (ja) | ||
| JP2687289B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| CN115021571A (zh) | 一种隔离驱动控制电路及驱动控制方法 | |
| CA1104647A (en) | Inverter with coupling transformers | |
| JPH055699Y2 (ja) | ||
| JP2002034236A (ja) | Ｄｃ−ｄｃコンバータおよびそれを用いた電子装置 | |
| JPH0231911Y2 (ja) | ||
| JPH06276724A (ja) | ゲート駆動回路 | |
| SU599319A1 (ru) | Устройство управлени силовым транзистором преобразовател | |
| JPS6040217B2 (ja) | 半導体スイッチ素子の駆動回路 | |
| JP2000209857A (ja) | タ―ンオンロスを改善したリンギングチョ―クコンバ―タ | |
| JPH03245768A (ja) | リンギング・チョーク・コンバータ | |
| JPS5812832B2 (ja) | トランジスタ駆動回路 | |
| JPH0435987B2 (ja) | ||
| JPH0254697B2 (ja) | ||
| JP2002238256A (ja) | Ｄｃ−ｄｃコンバータ |