JPS6261154B2

JPS6261154B2 -

Info

Publication number: JPS6261154B2
Application number: JP54136725A
Authority: JP
Inventors: Yukitoshi Ookubo
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1979-10-23
Filing date: 1979-10-23
Publication date: 1987-12-19
Also published as: JPS5660480A

Description

【発明の詳細な説明】本発明は表示装置、殊に、駆動用スイツチング
素子アレイとして新規構成の薄膜トランジスタ
（TFT）アレイを具備した表示装置に関する。

従来、駆動用スイツチング素子アレイを備えた
表示装置の一つとしては特開昭50−17599号明細
書に記載の表示装置が知られている。

この表示装置に於ては、第１図に示すように、
基板Ｂ上にゲート線G₁，G₂…，更にこれらの上
の全面にわたつて絶縁層Ｉ、半導体SCを積層し
ている。又、ゲート線G₁，G₂に交差して、半導
体SCに接するソース線S₁，S₂を設け、ゲート線
とソース線の交点付近にはセグメント電極となる
ドレインD₁，D₂，D₃，D₄が設けられている。

上記半導体SCは薄膜状に形成され、TFT
（Thin Film Transistor）で代表される様な駆動
用スイツチング素子となつている。

上記駆動用スイツチング素子アレイを有する基
板と、対向電極（例えば全面電極）を設けた対向
基板との間に液晶層を挾持することにより、第２
図の等価回路が形成される。

ゲート線G₁，G₂…，には駆動電圧が、ソース
線S₁，S₂…には信号が印加され、且つこれらに対
しては、それぞれ適当な行発生路（R₁，R₂，…
Rn及びP₁，P₂，…Pn）が接線され、行一時走査
が行なわれる。

又、T₁₁，T₁₂，T₂₁，T₂₂，…は、上述の様に
して構成されるTFT、C₁₁，C₁₂，C₂₁，C₂₂，…
は、TFTから成るスイツチング素子アレーの各
ゲート線とそれ自身のドレインとの間に形成され
る蓄積用コンデンサー、LC₁₁，LC₁₂，LC₂₁，
LC₂₂，…はドレインD₁，D₂，D₃，D₄…とアース
された対向電極（不図示）との間に形成される液
晶層を含むコンデンサーである。

一方、上記と類似の表示装置としてIEEE
Trans.on Electron Devices ED―20、P.995
（1973）に開示されている様な表示装置もある。
セグメントの一部の平面図を第３図に示す。

即ち、複数のゲート線G₁，G₂…がガラス等の
基板上に設けられ、この上に絶縁層（不図示）を
介して、半導体SC₁を設ける。該半導体の一端に
はソース線S₁、他端には表示用セグメントのドレ
インD₁が接触して設けられる。該ドレインD₁の
下面には、半導体SC₁が設けられているゲート線
G₂に対し隣接するゲート線G₁に導通した電極Ｐ
が対向している。この構成の等価回路を第４図に
示す。この第４図に於て、（第２図と同様に、）
T₁は第３図に示すTFT、LC₁は、ドレインD₁と
アースされた対向電極（不図示）との間に形成さ
れる液晶層を含むコンデンサー、C₁はTFTのド
レインと、該ドレインに対応するゲート線G₂に
隣接するゲート線G₁に導通した電極Ｐとの間に
形成される蓄積用コンデンサーである。

上記の様な回路では、信号が選択されたグート
線に印加された瞬間に、ソース線の電圧がドレイ
ンに加わり表示がなされる。その立ち上がりの時
定数は、半導体のオンON抵抗と容量（液晶層を
含むコンデンサー及び蓄積コンデンサーの和）と
の積で決定される。

しかしながら、上記いずれの表示装置にも、解
決されるべき問題が存在している。

例えば第１図に於て例示した表示装置では、第
２図の等価回路で示されるように、蓄積用コンデ
ンサーC₁₁の対極はアドレスを行なうためのゲー
ト線を対極とすることになり、一方液晶層による
容量LC₁₁の対極は接地させた状態にある。この
ような接続の回路を駆動させるには、行発生路
R₁に電圧V₁を与え、トランジスタT₁₁を導通状態
にする。この時列発生路P₁に電圧V₂を与える
と、蓄積用コンデンサには｜V₁―V₂｜なる差分
の電圧によつて充電が行なわれる。一般に蓄積用
コンデンサーは液晶の容量成分に比較して大きい
値をとるよう設計されるので、この時は上述の差
分の充電電圧が、行発生路R₁の電圧V₁が取り除
かれて、トランジスタT₁₁が高抵抗状態となつた
時、液晶への印加電圧としてフレームタイム内で
保持しようとするものである。しかし表示の応答
性を早めるため、液晶層を薄くし、液晶の誘電率
を高めてゆく時、液晶のもつ容量成分は無視でき
なくなる。この場合には導通時に充電されたコン
デンサC₁₁と液晶LC₁₁の電圧R₁が低電圧又は接地
電圧に復帰した時コンデンサー間で電圧の再配分
が起り、液晶層に対し真に印加されるべき電圧の
決定は複雑である。又第２図の回路から解るよう
に、ソース電圧が接地電圧の時でも、ゲートが
ON状態となると、蓄積用コンデンサーはゲート
線を対極としているため負の電圧が印加されてし
まうことになる。このように蓄積用コンデンサー
の対極がアドレスを行うためのゲート線である
と、所定の電圧を液晶層に印加するため、バイア
ス電圧や補正の電圧をソース信号に加えなくては
ならない等、複雑な信号処理手段を必要とする。

一方第３図に示す表示装置の構成では、第４図
の等価回路となり、G₂がONの時、G₁は接地であ
れば、S₁の信号電圧はC₁に蓄積され、G₂がOFF
になつても、S₁に与えた所定の電圧がLC₁に印加
されることとなり回路から見た点では前者より優
る。

液晶の容量LC₁がC₁に比較して無視できない時
も、両者の対極が共に接地であるので問題を生じ
ない。

ところが第３図の構成では、TFTを形成して
いる部分の形状が第１図のものに比較して複雑で
ある。これは製造上で大きな差異を生じてくる。
特に表示絵素に相当するドレインを高密度、微細
化してゆく時、相対的にTFT部を小さくしてい
けば、パターン精度が蓄しく要求されてくる。そ
れによつて、歩留まり（欠損），信頼性，特性安
定性，加工時間，コストの点で不利となつてく
る。

そこで、本発明は上記諸点に鑑みてなされたも
のであり、第１の目的は高密度な画素を有する表
示装置を、高い信頼性を保ち、生産しやすい表示
用パネルとして与えることである。又他の目的は
簡略な駆動方法によつて、安定した均一な画像特
性を示す表示装置を与えることにある。

更に本発明の究極の目的は、階調性のある、高
いコントラストを持ち見易い画質を持つフラツト
パネル型表示装置を与えることにある。

そして、叙上の目的を達成する本発明の表示装
置は、駆動用スイツチング素子アレイとして、隣
接間を絶縁分離して配列された複数の帯状ゲート
線、これ等のゲート線上に重置された絶縁層と薄
膜半導体層、これ等、二層を介して前記ゲート線
と交差して配列された複数のソース線、これ等の
ソース線から離隔して前記薄膜半導体層上に重置
され且つ互に分離した複数のドレインを有すると
共に、前記の各ドレインを隣接する二本のゲート
線の間隙を跨ぐ位置に配設して成る薄膜トランジ
スタアレイを設けた基板と、対向電極を設けた別
の基板とを有し、これ等の基板間で起こる電気光
学的変化を以て表示を為す構成としたことを特徴
とする。

なお、この様な特微を有する本発明表示装置
は、その製造技術上に於ては第１図に示した構成
の利点を有し、その駆動回路上では第４図に示す
等価回路に見られる利点を有するものである。

以下、本発明を図面によつて説明する。

第５図は本発明に係る駆動用スイツチング素子
アレイを設けた基板の斜視図である。ガラス等か
ら成る基板Ｂ上に隣接間に絶縁分離に必要なだけ
の細い隙間を設けた帯状のゲート線G₁，G₂，
G₃，…が設けてある。この上に絶縁層Ｉが積層
され、更にその上に半導体SCが形成されてい
る。この半導体SCに接してゲートと交差する方
向に細いストライプ状のソース線S₁，S₂，…が設
けられている。以上に加えて、ゲート線とほゞ同
じピツチでドレインD₁，D₂，D₃，D₄…が、半導
体SCに接して、ソース線と所定のギヤツプを保
ちつつ二本のゲート線の間隙を跨ぐような形で設
けられている。

第６図は第５図示の基板のゲート線とドレイン
の配置関係を説明するための略画的平面図であ
り、絶縁層及び半導体層はソース線S₁，S₂及びド
レインD₁，D₂，D₃，D₄…の下にあるが図示して
いない。第５図，第６図に示す駆動用スイツチン
グ素子アレイを用いて表示装置を構成した時の等
価回路の一絵素分を第７図に示す。第７図の回路
において、C₁はゲート線G₂上に不図示の絶縁層
と半導体を介して形成された一絵素に相当するド
レインD₁の対向面によつて作られた蓄積用コン
デンサーである。

C₁′はゲート線G₁とD₁の一部によつてできる容
量である。T₁は不図示の半導体上のS₁とD₁のギ
ヤツプがG₂線上で作るMOS型のFETであり、同
様にT₁′はS₁とD₁のギヤツプがG₁線上で作るFET
である。LC₁はドレインD₁と対向電極によつて挾
持した液晶が形成する液晶表示絵素である。

第８図は第５図の線分Ａ―A′に沿つた位置で
表示装置を構成した時の略画断面図である。

１は上基板で、その片面に導電膜２が形成さ
れ、必要に応じて絶縁膜３が形成される。４は適
当なスペース部材（不図示）によつて挾持された
液晶層で、表示装置の周囲を密閉シール（不図
示）して保持されている。下基板Ｂ上に形成した
TFTアレイを有するマトリツクス構造は第５図
の斜視図と同記号で示してある。この表示装置で
はその電気光学的モードに応じて偏光板、1/4波
長板，カラーフイルター，光拡散板，反射板等を
適宜組合せることによつて表示が視認できる。

叙上の図示例の特微は書込み時にC₁が対極を
接地状態で作動できる蓄積用コンデンサーとして
用い第４図の等価回路に類似し動作させやすい上
に製造上は第１図に示した装置に於ける利点を兼
備えている点である。

ここで、製造技術上の利点を第３図の構造との
比較で示す。第５図の構造は基板上のゲート電極
G₁，G₂，G₃，…，を、それ等の隣接間を絶縁分
離する必要な最小限の間隙を設けるストライブ電
極としたから、製造方法の選択の自由度が大き
く、微小パターンに対しても精度を出し易い。高
精度微細パターンに対してはフオトエツチングが
通している。第３図の構造では絵素に比較して細
い線状のパターンを形成しなくてはならないの
で、第５図の構造より高精度が要求されるか、も
しくは精度が等しければ、断線や、抵抗値の上昇
（細い部分が生じるため）等による動作不良を生
じ信頼性を低下させる。この意味で第５図はゲー
ト線を太くすることができ断線による線欠陥を防
止している。更に第３図ではゲート線が延在する
部分に対して表示絵素の面積が消減させられるた
め有効表示面が損われる欠点も有している。

次に設けられた絶縁被膜Ｉに関しては第３図，
第５図の何れも、同じように製作することができ
る。この絶縁層Ｉ上に設けられる半導体層SCに
関しては大きな差異を生ずる。第３図の構造では
パターン精度の要求と同時に、下方のゲート線の
ゲート部に位置合せの精度も要求される。これに
対して第５図の場合はパターニングを必要としな
い。これは歩留り、信頼性、加工時間等から見て
第５図の構成が有利となる点である。ソース電極
に関してのパターン精度は第３図，第５図とも
ほゞ類似しているが、第５図の構成を取る場合に
は、位置合せの精度が不要である。ドレインに関
しては共に位置合せが必要となるが第３図の方が
より厳密さが要求される。ソース線とドレインは
半導体に対して、オーミツク接触を要するので、
特に反射型では同一金属で構成すると製造が簡単
である。

この工程において全面に形成した金属膜をフオ
トエツチングによつて所定形状とするなら、第３
図ではパターン精度を充分得ると同時に、ｘ，ｙ
方向の位置出しを正確に行なわなくてはならな
い。これに対し第５図はゲート線の長尺方向（ｘ
方向）に関しては位置精度が特に要求されない
し、又ｙ方向に対する位置精度も、第３図程必要
ではない。

又、第３図の場合はドレインが半導体と接しな
いと完全に非動作となつてしまう。

このように製造面から見て本発明の構成が第３
図の構成より有利である点が理解されると思える
が、更に本発明が第１図に比較しても有利な点を
有する。即ち第１図ではドレインD₁，D₂，D₃
…，がゲート線G₁，G₂，…上に配置されていな
ければならないため、ソース線の延在するｙ方向
に対しての位置精度が求められる。これに対し第
５図の場合は二本のゲート線、例えばG₂，G₃に
D₃が跨がれば良く、この意味で位置精度に関し
ては第１図より厳密さが要求されない。又第５図
では各ゲート線を絶縁に必要なだけの細い隙間を
設けて分離しているので、表示絵素に相当する各
ドレインを充分広くすることができ、有効表示面
積の点で有効である。更にこれ等を不透明部材で
構成する時半導体に対しての遮光効果を大きくで
きる利点がある。しかし第１図との比較において
より有利となる点は駆動動作上の利点である。そ
こで、駆動動作上の利点を第２図の等価回路との
比較におい示す。

第２図，第７図いずれの表示動作も行一時走査
によつて行う。これは例えば第２図において行発
生路R₂にON信号として電圧V₁を付与すると、こ
の行のトランジスタT₂₁，T₂₂，…全てのゲート
に電圧が印加され、これ等のトランジスタは導通
状態となる。R₂を除く他の行R₁，R₃，…は全て
OFF信号として例えば接地しておくと、R₂行以
外の全てのトランジスタは非導通状態となる。こ
の時列発生路P₁，P₂，P₃…の全てに同時にこの行
に必要な表示信号を送る。例えばP₁において電圧
V₂が印加されるとT₂₁を通じて｜V₁―V₂｜なる電
圧で蓄積用コンデンサーC₂₁に充電される。LC₂₁
がC₂₁に対して無視し得る容量の時、このC₂₁に充
電された電荷は、R₂がOFF信号になつた時、
LC₂₁に電圧を供給する。しかしながら、V₁とV₂
が近い電圧や等しいと充電電圧は零に近づき実効
的な充電が行なわれない。又、液晶の容量が無視
できない時は蓄積用コンデンサーの対極はON信
号のV₁電圧であり、液晶の対極は接地であり、
各々の充電電圧が異り、R₂がOFF信号になつた
時、この電圧は再配分される。従つて、フレーム
タイム内に維持したい電圧を供給するためには、
コンデンサーC₂₁のゲート信号V₁と、C₂₁，LC₂₁
の容量比に基いた補償をバイアスとして印加しな
くてはならない。このことはV₁とV₂を異らせな
ければならないこと、又表示信号が零の場合もバ
イアス信号をソース線に供給しなければならない
こと、補償を行うため回路を複雑にする等の欠点
を有するのみならず、液晶の容量が無視できない
時には、製造時に蓄積コンデンサーと液晶絵素の
容量比にバラツキを生じて補償そのものができな
くなる欠点を有している。このような欠点を除去
する意味で本発明は優れている。即ち、第７図
で、行一時走査をGnから次第に行つてくる時、
G₂によつて一行前の信号V₂〔Ｎ―１〕がT₁を通
じてC₁，LC₁に入力するが、これはすぐ次の
G₂OFFのG₁Oによつて蓄積したい信号V₂〔Ｎ〕
の書込みにとつてかわれる。この時、G₁にON信
号としてV₁が与えられ、G₂が接地であれば、S₁
に与えられた書込信号V₂〔Ｎ〕はC₁とLC₁に
T₁′を通じて等しい電圧として印加され、G₁，G₂
が接地した時この電圧がLC₁のフレームタイム内
の電圧を保持する。

ここで、駆動用スイツチング素子アレイとして
第６図のような構成を用いればC₁を形成するG₂
とD₁の面積をC₁′を構成する面積に比較して大き
くでき、実質的にC₁が蓄積コンデンサーとして
の効果を持つように作れる。G₂がOFFの時はT₁
が無いのに等しくなり、第７図においてT₁及び
C₁′が消去された形は第４図に見る等価回路と同
等であることが理解されよう。このような構成で
はC₁及びLC₁の容量比における絵素間のバラツキ
に対しても問題を生じないし、G₁のON信号とS₁
の書込み信号が近い電圧や等しい電圧でも書込み
は有効に行われる。この説明では一行前の走査に
よつて入力される信号については意味を持たない
が、通常走査線数がない場合、走査線数をｎ本と
すれば、フレーム期間内に於いてその不要書込信
号が印加されるのは１／ｎフレーム期間だけであ
るから、走査線数を多くする時、実用上は無視で
きる。

一方この意味で、T₁は不要なトランジスタと
もとれるが、本発明の特微はこのT₁を有効に活
用し得る効果も含むものである。

その第１はゲート信号V₁の電圧ソース信号
V₁′の電圧が近い値かもしくは等しい時、LC₁が
C₁に対して無視し得る容量ならば、一行前の走
査はLC₁のフレーム期間に保持していた電圧の消
去作用をする。即ちT₁が導通時にC₁の両端の電
位差が小さいか等しいためC₁の電圧が放電され
るためである。これはTTLレベルで信号処理を
行う数字，文字表示のように二値表示を行う時、
特に有効である。

次にゲート信号V₁に対し充分大きい差を持つ
ソース信号V₂で駆動している設計であれば、こ
れは一行前の走査によつて、ある程度G₁の走査
信号を付与するための予備的信号となり、これは
立上りを早める効果をもたらす。この駆動方法は
画像の輝度変調用として特にバイアス印加するこ
とによつて有効に活用できる。

このような駆動方法は階調性を表現する画像表
示に特に効果を示す。

以上述べたように本発明は、製造技術上の効果
と駆動上の効果を兼ね備えたものである。

本発明の主旨に沿つた構造は叙上の図示例のみ
に限定されるものではない。

例えば、駆動用スイツチング素子アレイの構成
を次の様に変形できる。

第９図は、ドレイン電極を菱形とし、第７図に
示すC₁′を更に減じ、相対的にT₁′のON，OFF抵
抗値を小さくしたものである。

又必要に応じてC₁′とC₁の容量比を二本のゲー
ト線上にまたがる比率によつて任意に設計し得る
ことは第６図，第９図から見て容易に理解されよ
う。

第１０図は本発明の主旨を更に徹底させた時の
応用例で、このように構成すると、第７図に示さ
れているT₁なるTFTがなくなり更に第４図に示
された回路に近似する。この等価回路図を第１１
図に示す。なお第１１図に係る記号の説明は、叙
上の説明を援用してここでは省略する。

本発明で使用される材料は基板Ｉ，Ｂとして、
ガラスが一般的なものであるが、表示装置を反射
型にする場合には、一方は金属，セラミツクス
等、不透明な材料であつても良い。導電性材料、
即ち、ゲート線，ソース線，ドレイン，対向電極
等には、透明性を要する時は、In₂O₃，SnO₂等の
透明導電酸化物、或いは不透光性で良い場合は、
Al，Ag，Pt，Pd，Cr，Ni，Mo，Siこれ等の単
体又は合金が使用される。

更に絶縁層としては、SiO，SiO₂，TiO₂，
ZrO₂，Al₂O₃，CeO₂等の金属酸化物、MgF₂，
CaF₂等のハロゲニ化物、チツ化シリコン等から
適宜選ばれる。薄膜半導体としてはCdS，
CdSe，Se，Teの他アモルフアスSi等が選択使用
される。

液晶物値としては表示動作モードに応じて、ネ
マテイツク，コレステリツク，スメクテイツク液
晶或いはこれらの混合物を適宜使用することがで
きる。

又、表示動作モードは、所謂TN，DAP，
DSM，HAN，ゲストホスト或いは相転位等いず
れのタイプであつても良く、モードの種類に応じ
て、液晶分子の配列状態，適当な光学的検知手段
（λ／４板，偏光板，反射板，カラーフイルター
等）が選択される。

なお、以上の例示に於ては、表示素子を液晶に
限つて説明したが、これは、説明の便宜上からで
あつて、本発明の主旨を、液晶を用いた表示装置
にのみ限定するものではない。

即ち、本発明の表示装置は、エレクトロクロミ
ー（EC）やエレクトロルミネツセンス（EL）等
の電気光学的変化を以て表示を為す態様の場合に
も、叙上の説明で明らかにしたとおりの十分なる
効果を示すものである。

上述の構成によつて得られる本発明表示装置
は、生産性，信頼性が良い上に、駆動性が良く、
ON／OFFの二値表示と階調表示のいずれにも適
した表示を与え、高密度画素を持つ小型な表示器
として、テレビ，ビデオカメラ用モニター等の表
示装置に好適に使用することができる。

【図面の簡単な説明】

第１図及び第３図は、夫々、従来の駆動用スイ
ツチング素子アレイの部分構成を説明する構成
図，第２図は第１図に係る等価回路図，第４図は
第３図に係る等価回路図である。第５図及び第６
図は、本発明に係る駆動用スイツチング素子アレ
イの部分構成を示す説明図であり、第７図は、第
５図・第６図に係る等価回路図である。第８図
は、本発明表示装置の部分断面図である。第９図
及び第１０図は、夫々、本発明に係る駆動用スイ
ツチング素子アレイの変形構成例の模式的説明図
であり、第１１図は、第１０図に係る等価回路図
である。図に於て、G₁，G₂，G₃…はゲート線、Ｉは絶
縁層、SCは薄膜半導体層、S₁，S₂…はソース
線、D₁，D₂，D₃，D₄…はドレイン、１，Ｂは基
板、２は導電膜、４は液晶層である。

Claims

【特許請求の範囲】

１駆動用スイツチング素子アレイとして、隣接
間を絶縁分離して配列された複数の帯状ゲート
線、これ等のゲート線上に重置された絶縁層と薄
膜半導体層、これ等、二層を介して前記ゲート線
と交差して配列された複数のソース線、これ等の
ソース線から離隔して前記薄膜半導体層上に重置
され且つ互に分離した複数のドレインを有すると
共に、前記の各ドレインを隣接する二本のゲート
線の間隙を跨ぐ位置に配設して成る薄膜トランジ
スタアレイを設けた基板と、対向電極を設けた別
の基板とを有し、これ等の基板間で起こる電気光
学的変化を以て表示を為す構成としたことを特微
とする表示装置。