JPS6252954A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6252954A JPS6252954A JP60193477A JP19347785A JPS6252954A JP S6252954 A JPS6252954 A JP S6252954A JP 60193477 A JP60193477 A JP 60193477A JP 19347785 A JP19347785 A JP 19347785A JP S6252954 A JPS6252954 A JP S6252954A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- circuit chip
- chip
- logic
- integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 26
- 238000000034 method Methods 0.000 claims abstract description 5
- 239000000758 substrate Substances 0.000 claims description 5
- 238000006243 chemical reaction Methods 0.000 claims description 4
- 229910000679 solder Inorganic materials 0.000 abstract description 3
- 230000010354 integration Effects 0.000 description 5
- 238000013461 design Methods 0.000 description 4
- 239000002131 composite material Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 101000960224 Clarkia breweri (Iso)eugenol O-methyltransferase Proteins 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は高速論理素子を実装した半導体装置に関する。
（発明の技術的背景とその問題点）
最近、半導体素子の高速論理動作化に関する研究開発の
進歩がましい。特にＳｉに比べて電子移動度が大きいＧ
ａＡｓ等の化合物半導体を用いた高速論理集積回路の開
発が盛んである。ＧａＡｓを用いたＭＥＳＦＥＴや）−
ＩＥＭＴによる高速メモリやゲートアレイなどが特に注
目されている。
進歩がましい。特にＳｉに比べて電子移動度が大きいＧ
ａＡｓ等の化合物半導体を用いた高速論理集積回路の開
発が盛んである。ＧａＡｓを用いたＭＥＳＦＥＴや）−
ＩＥＭＴによる高速メモリやゲートアレイなどが特に注
目されている。
しかしながらこの様なＧａＡｓ集積回路は、論理回路自
体の動作速度は非常に速く、また低消費電力化、＾集積
化が可能であるものの、実際に複数個の集積回路チップ
を組合わせてシステムを構成した場合、これらの特徴を
十分に生かせないことが多い。これは集積回路内部に、
外部回路との信号授受を行うために、内部配線を駆動す
る場合に比べて数倍大きい駆動能力をもつ出力バッフ７
回路を必要とするためである。例えばＧａＡｓＭＥＳＦ
ＥＴを用いた集積回路では、内部論理ゲートの出力イン
ピーダンスは１０にΩ程度であるが、外部との信号のや
りとりを行う出力バッフ７の出力インピーダンスは通常
５０Ω程度まで下げるように設計される。また既存のＴ
ＴＬ或いはＥＣＬファミリ等と組合わせる場合には、論
理レベルを合わせるために出力バッフ７回路内に論理レ
ベル変換回路を必要とする。５０Ωの出力インピーダン
スを有する出力バッフ７は１０にΩ程度の出力インピー
ダンスを持つ内部ゲートよりも大きい面積を必要とし、
チップ周辺部での出力バッファ群の占有面積が内部ゲー
ト群の占有面積とほぼ同程度にまでなり、ＧａＡｓ集積
回路の高集積化が妨げられる。また出力バッファは消費
電力が大きいため、ＧａＡｓ１積回路の低消費電力とい
う長所が殆ど生かされなくなる。更にＧａＡｓの熱伝導
度はＳｌより小さいため、実装する場合の放熱が難しい
。また出力バッファでの信＠遅延が大きいため、ＧａＡ
ｓ論理ゲートの高速性も十分に生がされなくなる。
体の動作速度は非常に速く、また低消費電力化、＾集積
化が可能であるものの、実際に複数個の集積回路チップ
を組合わせてシステムを構成した場合、これらの特徴を
十分に生かせないことが多い。これは集積回路内部に、
外部回路との信号授受を行うために、内部配線を駆動す
る場合に比べて数倍大きい駆動能力をもつ出力バッフ７
回路を必要とするためである。例えばＧａＡｓＭＥＳＦ
ＥＴを用いた集積回路では、内部論理ゲートの出力イン
ピーダンスは１０にΩ程度であるが、外部との信号のや
りとりを行う出力バッフ７の出力インピーダンスは通常
５０Ω程度まで下げるように設計される。また既存のＴ
ＴＬ或いはＥＣＬファミリ等と組合わせる場合には、論
理レベルを合わせるために出力バッフ７回路内に論理レ
ベル変換回路を必要とする。５０Ωの出力インピーダン
スを有する出力バッフ７は１０にΩ程度の出力インピー
ダンスを持つ内部ゲートよりも大きい面積を必要とし、
チップ周辺部での出力バッファ群の占有面積が内部ゲー
ト群の占有面積とほぼ同程度にまでなり、ＧａＡｓ集積
回路の高集積化が妨げられる。また出力バッファは消費
電力が大きいため、ＧａＡｓ１積回路の低消費電力とい
う長所が殆ど生かされなくなる。更にＧａＡｓの熱伝導
度はＳｌより小さいため、実装する場合の放熱が難しい
。また出力バッファでの信＠遅延が大きいため、ＧａＡ
ｓ論理ゲートの高速性も十分に生がされなくなる。
本発明は上記の如き問題を解決した複合構造の半導体装
置を提供することを目的とする。
置を提供することを目的とする。
本発明にかかる半導体装置は、高速動作する論理回路を
集積した第１の集積回路チップと、前記論理回路と他の
回路との信号授受を行うバッファ回路を集積した第２の
集積回路チップとを、重ねて一体化して構成される。
集積した第１の集積回路チップと、前記論理回路と他の
回路との信号授受を行うバッファ回路を集積した第２の
集積回路チップとを、重ねて一体化して構成される。
本発明によれば、高速論理動作を行う部分と大きい占有
面積を必要とするバッファ回路部分を別体として構成し
て、これらを重ねて一体化することにより、バッファ回
路まで一つのチップ内に集積した場合に比べて全体とし
て高集積化が図られる。この場合、バッファ回路を集積
する第２の集積回路チップを例えば熱伝導率の高い８１
基板により形成すれば、放熱性も改善される。また第２
の集積回路チップに形成するバッファ回路に論理レベル
を変換する回路を含ませることにより、第１の集積回路
チップの論理回路の設計変更をせず、第２の集積回路チ
ップの設計変更のみで種々のシステムに対応させること
ができる。
面積を必要とするバッファ回路部分を別体として構成し
て、これらを重ねて一体化することにより、バッファ回
路まで一つのチップ内に集積した場合に比べて全体とし
て高集積化が図られる。この場合、バッファ回路を集積
する第２の集積回路チップを例えば熱伝導率の高い８１
基板により形成すれば、放熱性も改善される。また第２
の集積回路チップに形成するバッファ回路に論理レベル
を変換する回路を含ませることにより、第１の集積回路
チップの論理回路の設計変更をせず、第２の集積回路チ
ップの設計変更のみで種々のシステムに対応させること
ができる。
以下本発明の実施例を図面を参照して説明する。
第１図は一実施例の複合型半導体装置であり、（ａ）は
平面図、（ｂ）は側面図である。１１は高速論理動作を
する論理回路が集積形成されたＧａＡｓ集積回路チップ
（第１の集積回路チップ）である。このＧａＡｓ集積回
路チップ１１の内部ゲート１３は例えば、高入出力イン
ピーダンスを有するＭＥＳＦＥＴにより構成されている
。このＧａＡｓ１積回路チップ１１内の論理回路は、外
部との信号のやりとりのために最少限の駆動能力を有す
る出力バッファを含む。１２はＳｉ集積回路チップ（第
２の集積回路チップ）であり、この中にはＧａＡｓ集積
回路チップ内の論理回路と他の回路との信号のやりとり
を行うための出力バッフ７回路１５、入力バッフ？回路
１６が形成されている。これらバッファ回路１５．１６
は、ＧａＡｓ集積回路チップ内の論理回路の入出力論理
レベルを、これが接続される外部回路の論理レベルに合
わせるためのレベル変換機能を有する。
平面図、（ｂ）は側面図である。１１は高速論理動作を
する論理回路が集積形成されたＧａＡｓ集積回路チップ
（第１の集積回路チップ）である。このＧａＡｓ集積回
路チップ１１の内部ゲート１３は例えば、高入出力イン
ピーダンスを有するＭＥＳＦＥＴにより構成されている
。このＧａＡｓ１積回路チップ１１内の論理回路は、外
部との信号のやりとりのために最少限の駆動能力を有す
る出力バッファを含む。１２はＳｉ集積回路チップ（第
２の集積回路チップ）であり、この中にはＧａＡｓ集積
回路チップ内の論理回路と他の回路との信号のやりとり
を行うための出力バッフ７回路１５、入力バッフ？回路
１６が形成されている。これらバッファ回路１５．１６
は、ＧａＡｓ集積回路チップ内の論理回路の入出力論理
レベルを、これが接続される外部回路の論理レベルに合
わせるためのレベル変換機能を有する。
ＧａＡｓ集積回路チップ１１とＳｉ集積回路チップ１２
は、フェースダウンの７リツプチツプ方式により重ねて
一体化されている。こうして一体化された複合型半導体
装置の入出力端子は、Ｓｉ集積回路チップ１２上に形成
された入出力バッド１７である。ＧａＡｓ集積回路チッ
プ１１とＳｉ集積回路チップ１２間の信号のやりとりは
、半田バンプ１４を介して行われる。
は、フェースダウンの７リツプチツプ方式により重ねて
一体化されている。こうして一体化された複合型半導体
装置の入出力端子は、Ｓｉ集積回路チップ１２上に形成
された入出力バッド１７である。ＧａＡｓ集積回路チッ
プ１１とＳｉ集積回路チップ１２間の信号のやりとりは
、半田バンプ１４を介して行われる。
第２図は、Ｓｉ集積回路チップ１２の出力バッフ７回路
１５をＥＣＬレベルに設計した具体的な回路例を示す。
１５をＥＣＬレベルに設計した具体的な回路例を示す。
ＧａＡｓ集積回路チップ１１は前述のようにＭＥＳＦＥ
Ｔを用いた高速論理回路を集積したものであり、その出
力が５ｉ集積回路チップ１２上の出力バッフ７回路１５
によりＥＣＬ論理レベルに変換されて外部に供給される
。入力部についても同様であり、外部からのＥＣＬ論理
レベルを有する入力信号はＳｉ集積回路チップ１２上の
入力バッファ回路１６によりＧａＡｓ論理回路の論理レ
ベルに変換されて、ＧａＡｓ集積回路チップ１１の内部
論理ゲートに入力されることになる。
Ｔを用いた高速論理回路を集積したものであり、その出
力が５ｉ集積回路チップ１２上の出力バッフ７回路１５
によりＥＣＬ論理レベルに変換されて外部に供給される
。入力部についても同様であり、外部からのＥＣＬ論理
レベルを有する入力信号はＳｉ集積回路チップ１２上の
入力バッファ回路１６によりＧａＡｓ論理回路の論理レ
ベルに変換されて、ＧａＡｓ集積回路チップ１１の内部
論理ゲートに入力されることになる。
この実施例によれば、高速論理動作をするＧａＡｓ集積
回路チップから占有面積の大きいバッファ回路部分を切
り離して別のチップに構成し、これらのチップを重ね合
わせて一体化しているため、いわば素子を三次元的に集
積したのと同等の効果により、高集積化が図られる。ま
た出力バッファ回路は接続されるファンアウト数に対応
して十分大きい駆動能力を有することが必要であり、こ
の部分は論理動作を行う部分に比べて大きい消費電力を
必要とする。この実施例ではこのように消費電力の大き
いバッファ回路部分を熱伝導率の高いＳｉ基板に集積す
ることにより、論理回路部分の低消費電力性を保持した
まま、システム全体としての放熱性を良好なものとする
ことができる。
回路チップから占有面積の大きいバッファ回路部分を切
り離して別のチップに構成し、これらのチップを重ね合
わせて一体化しているため、いわば素子を三次元的に集
積したのと同等の効果により、高集積化が図られる。ま
た出力バッファ回路は接続されるファンアウト数に対応
して十分大きい駆動能力を有することが必要であり、こ
の部分は論理動作を行う部分に比べて大きい消費電力を
必要とする。この実施例ではこのように消費電力の大き
いバッファ回路部分を熱伝導率の高いＳｉ基板に集積す
ることにより、論理回路部分の低消費電力性を保持した
まま、システム全体としての放熱性を良好なものとする
ことができる。
また高速論理集積回路の使用環境は、必ずしも同種の論
理集積回路だけではなく、ＥＣＬ。
理集積回路だけではなく、ＥＣＬ。
ＴＴＬ、ＣＭＯ８Ｉ！積回路等との接続を必要とするこ
とが多い。この実施例の場合、Ｓ１集積回路として構成
したバッファ回路に論理レベル変換の機能を持たせるこ
とにより、高速論理回路を集積したＧａＡｓ集積回路の
設計変更を行うことなく、Ｓｉ集積回路の設計変更のみ
によって種々の外部回路への対応が可能となる。このこ
とは、ＧａＡｓ集積回路が未だ８１集積回路に比べて歩
留りが低いことを考慮すると、非常に大きい利点である
。
とが多い。この実施例の場合、Ｓ１集積回路として構成
したバッファ回路に論理レベル変換の機能を持たせるこ
とにより、高速論理回路を集積したＧａＡｓ集積回路の
設計変更を行うことなく、Ｓｉ集積回路の設計変更のみ
によって種々の外部回路への対応が可能となる。このこ
とは、ＧａＡｓ集積回路が未だ８１集積回路に比べて歩
留りが低いことを考慮すると、非常に大きい利点である
。
更にこの実施例ではＧａ、Ａｓ集積回路チップと８１集
積回路チップを、フリップチップ方式により一体化して
いる。例えばこの様な一体化はワイヤボンディングによ
っても可能であるが、この場合には高速動作時にワイヤ
のインダクタンス成分による信号波形歪みが生じたり、
ワイヤがクロストークの原因となったりする。この実施
例ではこの様な問題がなく、相互接続に必要な占有面積
も少なくて済む。
積回路チップを、フリップチップ方式により一体化して
いる。例えばこの様な一体化はワイヤボンディングによ
っても可能であるが、この場合には高速動作時にワイヤ
のインダクタンス成分による信号波形歪みが生じたり、
ワイヤがクロストークの原因となったりする。この実施
例ではこの様な問題がなく、相互接続に必要な占有面積
も少なくて済む。
なお本発明は上記した実施例に限られるものではなく、
その趣旨を逸脱しない範囲で種々変形して実施すること
ができる。例えば第１の集積回路チップとしてＩｎＰな
ど他の化合物半導体材料を用いることができ、また第２
の集積回路チップとしてはＳｉ基板の他、第１の集積回
路チップより熱伝導率の高い半導体材料を用いた場合に
同様の効果が得られる。
その趣旨を逸脱しない範囲で種々変形して実施すること
ができる。例えば第１の集積回路チップとしてＩｎＰな
ど他の化合物半導体材料を用いることができ、また第２
の集積回路チップとしてはＳｉ基板の他、第１の集積回
路チップより熱伝導率の高い半導体材料を用いた場合に
同様の効果が得られる。
第１図（ａ）（ｂ）は本発明の一実施例の半導体装置を
示す平面図と側面図、第２図はその内部回路構成例を示
す図である。 １１・・・ＧａＡｓ集積回路チップ（第１の集積回路チ
ップ）、１２・・・８１集積回路チップ（第２のｔＪ、
積回路チップ）、１３・・・内部論理ゲート、１４・・
・半田バンブ、１５・・・出力バッフ７回路、１６・・
・入力バッファ回路、１７・・・入出力パッド。 出願人代理人 弁理士 鈴江武彦 第１図
示す平面図と側面図、第２図はその内部回路構成例を示
す図である。 １１・・・ＧａＡｓ集積回路チップ（第１の集積回路チ
ップ）、１２・・・８１集積回路チップ（第２のｔＪ、
積回路チップ）、１３・・・内部論理ゲート、１４・・
・半田バンブ、１５・・・出力バッフ７回路、１６・・
・入力バッファ回路、１７・・・入出力パッド。 出願人代理人 弁理士 鈴江武彦 第１図
Claims (5)
- （１）高速動作する論理回路を集積した第１の集積回路
チップと、前記論理回路と他の回路との信号授受を行う
バッファ回路を集積した第２の集積回路チップとを重ね
て一体化して構成したことを特徴とする半導体装置。 - （２）第１の集積回路チップはＧａＡｓ基板を用いて構
成されている特許請求の範囲第１項記載の半導体装置。 - （３）第２の集積回路チップはＳｉ基板を用いて構成さ
れている特許請求の範囲第１項記載の半導体装置。 - （４）第２の集積回路チップのバッファ回路は、第１の
集積回路チップの論理回路が接続される他の回路との論
理レベルを合わせるレベル変換回路を含む特許請求の範
囲第１項記載の半導体装置。 - （５）第１の集積回路チップと第２の集積回路チップは
フェースダウンのフリップチップ方式により一体化され
ている特許請求の範囲第１項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60193477A JPS6252954A (ja) | 1985-09-02 | 1985-09-02 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60193477A JPS6252954A (ja) | 1985-09-02 | 1985-09-02 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6252954A true JPS6252954A (ja) | 1987-03-07 |
Family
ID=16308669
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60193477A Pending JPS6252954A (ja) | 1985-09-02 | 1985-09-02 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6252954A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7411232B2 (en) | 2004-07-16 | 2008-08-12 | Matsushita Electric Industrial Co., Ltd. | Semiconductor photodetecting device and method of manufacturing the same |
| JP2012231129A (ja) * | 2011-04-11 | 2012-11-22 | Internatl Rectifier Corp | Ｉｉｉ−ｖ族トランジスタとｉｖ族ダイオードを含む積層複合デバイス |
| JP2013211548A (ja) * | 2012-03-15 | 2013-10-10 | Internatl Rectifier Corp | Ｉｉｉ−ｖ族及びｉｖ族複合スイッチ |
| US8987833B2 (en) | 2011-04-11 | 2015-03-24 | International Rectifier Corporation | Stacked composite device including a group III-V transistor and a group IV lateral transistor |
| US9343440B2 (en) | 2011-04-11 | 2016-05-17 | Infineon Technologies Americas Corp. | Stacked composite device including a group III-V transistor and a group IV vertical transistor |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60150660A (ja) * | 1984-01-17 | 1985-08-08 | Mitsubishi Electric Corp | 半導体装置 |
-
1985
- 1985-09-02 JP JP60193477A patent/JPS6252954A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60150660A (ja) * | 1984-01-17 | 1985-08-08 | Mitsubishi Electric Corp | 半導体装置 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7411232B2 (en) | 2004-07-16 | 2008-08-12 | Matsushita Electric Industrial Co., Ltd. | Semiconductor photodetecting device and method of manufacturing the same |
| JP2012231129A (ja) * | 2011-04-11 | 2012-11-22 | Internatl Rectifier Corp | Ｉｉｉ−ｖ族トランジスタとｉｖ族ダイオードを含む積層複合デバイス |
| US8987833B2 (en) | 2011-04-11 | 2015-03-24 | International Rectifier Corporation | Stacked composite device including a group III-V transistor and a group IV lateral transistor |
| US9343440B2 (en) | 2011-04-11 | 2016-05-17 | Infineon Technologies Americas Corp. | Stacked composite device including a group III-V transistor and a group IV vertical transistor |
| JP2013211548A (ja) * | 2012-03-15 | 2013-10-10 | Internatl Rectifier Corp | Ｉｉｉ−ｖ族及びｉｖ族複合スイッチ |
| US9362267B2 (en) | 2012-03-15 | 2016-06-07 | Infineon Technologies Americas Corp. | Group III-V and group IV composite switch |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6465336B2 (en) | Circuit and method for providing interconnections among individual integrated circuit chips in a multi-chip module | |
| US6525942B2 (en) | Heat dissipation ball grid array package | |
| US7098542B1 (en) | Multi-chip configuration to connect flip-chips to flip-chips | |
| US6404648B1 (en) | Assembly and method for constructing a multi-die integrated circuit | |
| US20070194453A1 (en) | Integrated circuit architecture for reducing interconnect parasitics | |
| JPH08504060A (ja) | Ｉｃマイクロプロセッサ用で、構造的にｉｃマイクロプロセッサに組み合わされたｉｃメモリー積層を含むモジュール | |
| US7537960B2 (en) | Method of making multi-chip package with high-speed serial communications between semiconductor dice | |
| US9105610B2 (en) | Methods and arrangements relating to semiconductor packages including multi-memory dies | |
| JPH0689962A (ja) | 半導体装置 | |
| JP2004039689A (ja) | 電子回路装置 | |
| JPS6252954A (ja) | 半導体装置 | |
| US6765152B2 (en) | Multichip module having chips on two sides | |
| JPH01235264A (ja) | 半導体集積回路装置 | |
| JPS615549A (ja) | 半導体装置 | |
| JP2861686B2 (ja) | マルチチップモジュール | |
| CN215183943U (zh) | 一种具有中介层的封装结构 | |
| JPS6199362A (ja) | 半導体装置 | |
| JP2780355B2 (ja) | 半導体集積回路装置 | |
| Maezawa et al. | A novel approach to chip-to-chip communication using a single flux quantum pulse | |
| US20220208712A1 (en) | Multi-level bridge interconnects | |
| JPH0260156A (ja) | マルチチップ半導体集積回路 | |
| JPH03261152A (ja) | 半導体集積回路装置 | |
| JPS63306650A (ja) | マルチチップパッケ−ジ構造 | |
| JPS5984455A (ja) | 高密度メモリパツケ−ジ | |
| JPH053284A (ja) | 樹脂封止型半導体装置 |