[go: up one dir, main page]

JPS6248865B2 - - Google Patents

Info

Publication number
JPS6248865B2
JPS6248865B2 JP56176119A JP17611981A JPS6248865B2 JP S6248865 B2 JPS6248865 B2 JP S6248865B2 JP 56176119 A JP56176119 A JP 56176119A JP 17611981 A JP17611981 A JP 17611981A JP S6248865 B2 JPS6248865 B2 JP S6248865B2
Authority
JP
Japan
Prior art keywords
microprogram
address
control
module number
storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56176119A
Other languages
Japanese (ja)
Other versions
JPS5878233A (en
Inventor
Morihiko Uda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP56176119A priority Critical patent/JPS5878233A/en
Publication of JPS5878233A publication Critical patent/JPS5878233A/en
Publication of JPS6248865B2 publication Critical patent/JPS6248865B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/36Prevention of errors by analysis, debugging or testing of software

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)

Description

【発明の詳細な説明】 本発明は、モジユール化されたマイクロプログ
ラムを格納しているマイクロプログラム貯蔵庫と
制御記憶部をもつマイクロプログラム制御装置に
関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a microprogram control device having a control storage and a microprogram storage storing modularized microprograms.

一般に、この種のマイクロプログラム制御装置
は、上記制御記憶部の固定エリアにマイクロプロ
グラム貯蔵庫のマイクロプログラムをモジユール
単位で順次格納し、マイクロプログラム貯蔵庫内
のマイクロプログラムをも利用して制御を実行す
る。
Generally, this type of microprogram control device sequentially stores microprograms in a microprogram storage in a module unit in a fixed area of the control storage section, and executes control using the microprograms in the microprogram storage.

従来、上記のマイクロプログラム制御装置にお
いてマイクロプログラムのデバツクや障害の調査
を行なう際、そのマイクロプログラム制御装置に
備えられた保守盤のアドレス比較機能を使用し
て、マイクロ命令の通過アドレスの確認またはア
ドレス比較一致によるクロツク停止により情報を
収集する場合がある。この場合、マイクロプログ
ラム貯蔵庫内のモジユール単位のマイクロプログ
ラムが一旦制御記憶部の固定エリアに格納される
と、マイクロプログラムを構成する各マイクロ命
令はこの固定エリアに割り当てられたアドレスに
したがつて、読み出される。したがつて、制御記
憶部の固定エリアのアドレスを比較しただけで
は、マイクロプログラム貯蔵庫のどのモジユール
のマイクロプログラムであるかを検出できない。
Conventionally, when debugging a microprogram or investigating a failure in the above-mentioned microprogram control device, the address comparison function of the maintenance panel provided in the microprogram control device was used to check the passing address of the microinstruction or to check the address. Information may be collected by stopping the clock due to a comparison match. In this case, once a module-based microprogram in the microprogram storage is stored in a fixed area of the control storage section, each microinstruction that makes up the microprogram is read out according to the address assigned to this fixed area. It can be done. Therefore, it is not possible to detect which module in the microprogram storage the microprogram belongs to simply by comparing the addresses in the fixed areas of the control storage section.

本発明の目的はマイクロプログラム貯蔵庫内の
モジユール単位のマイクロプログラムが制御記憶
部に格納された後、すべてのマイクロ命令の実行
アドレスを一義的に指定できるマイクロプログラ
ム制御装置を提供することである。
SUMMARY OF THE INVENTION An object of the present invention is to provide a microprogram control device that can uniquely specify the execution addresses of all microinstructions after a module-by-module microprogram in a microprogram storage is stored in a control storage unit.

本発明の他の目的はマイクロプログラムのデバ
ツク及び障害検出を有効に行なえるマイクロプロ
グラム制御装置を提供することにある。
Another object of the present invention is to provide a microprogram control device that can effectively debug a microprogram and detect failures.

本発明のマイクロプログラム制御装置は、制御
記憶部内マイクロ命令の任意のアドレスを指定可
能なアドレスエントリースイツチと、実行すべき
マイクロ命令のアドレスを示すカレントアドレス
レジスタと、前記アドレスエントリースイツチの
内容と該カレントアドレスレジスタの内容を比較
する比較回路と、マイクロプログラム貯蔵庫内の
任意のモジユール番号を指定可能なモジユール番
号スイツチと、前記マイクロプログラム貯蔵庫よ
り制御記憶部内に格納されたマイクロプログラム
のモジユール番号をセツトしておくモジユール番
号レジスタと、前記モジユール番号スイツチの内
容と該モジユール番号レジスタの内容と比較する
比較回路と、モジユール化されたマイクロプログ
ラムが格納される制御記憶部のアドレスをデコー
ドするデコーダ回路と、該デコーダ回路の出力信
号によりアドレス比較条件を選択する選択回路
と、前記アドレスエントリースイツチと前記モジ
ユール番号スイツチにより指定されたマイクロ命
令が実行された場合、クロツク停止を指示するア
ドレスストツプスイツチと、クロツク停止を制御
するクロツク制御回路とから構成される。
The microprogram control device of the present invention includes an address entry switch capable of specifying an arbitrary address of a microinstruction in a control storage unit, a current address register indicating the address of the microinstruction to be executed, and a current address register that indicates the address of the microinstruction to be executed. A comparison circuit that compares the contents of the address register, a module number switch that can specify any module number in the microprogram storage, and a module number that sets the module number of the microprogram stored in the control storage section from the microprogram storage. a module number register to be stored; a comparison circuit that compares the contents of the module number switch with the contents of the module number register; a decoder circuit that decodes an address of a control storage section in which a modularized microprogram is stored; a selection circuit that selects an address comparison condition based on an output signal of the circuit; an address stop switch that instructs to stop the clock when a microinstruction designated by the address entry switch and the module number switch is executed; and an address stop switch that instructs to stop the clock. It consists of a clock control circuit that controls the clock.

以下、図面を参照して本発明を詳細に説明す
る。
Hereinafter, the present invention will be explained in detail with reference to the drawings.

第1図は、本発明が適用されるマイクロプログ
ラム制御装置の機能ブロツク図である。モジユー
ル化された種々のマイクロプログラムを格納して
いるマイクロプログラム貯蔵庫1、マイクロプロ
グラムにより各種目的に使用される汎用レジスタ
群2、論理演算、算術演算を実行する演算回路部
3、一時的にマイクロプログラム貯蔵庫1のマイ
クロプログラムが格納される固定エリアを有する
制御記憶部4、実行すべきマイクロ命令のアドレ
スを指定するカレントアドレスレジスタ5、デー
タまたは制御情報を格納または読出すアドレスを
指定するデータアドレスレジスタ6、論理的動作
制御を行う保守盤7、制御記憶部4より読出され
たマイクロ命令の実行を制御する制御回路部8よ
り構成されている。
FIG. 1 is a functional block diagram of a microprogram control device to which the present invention is applied. A microprogram storage 1 that stores various modularized microprograms, a general-purpose register group 2 used by the microprograms for various purposes, an arithmetic circuit unit 3 that executes logical operations and arithmetic operations, and a temporary microprogram storage A control storage unit 4 having a fixed area in which the microprograms of the storage 1 are stored, a current address register 5 that specifies the address of the microinstruction to be executed, and a data address register 6 that specifies the address at which data or control information is stored or read. , a maintenance panel 7 that performs logical operation control, and a control circuit section 8 that controls the execution of microinstructions read from the control storage section 4.

本マイクロプログラム制御装置では、CPUよ
り発行された簡単な命令及び基本的動作の実行を
制御するマイクロプログラムは、制御記憶部4内
に常駐しているが、複雑な命令を実行する場合に
は、マイクロプログラム貯蔵庫1より命令実行に
必要な複数個のモジユールをモジユール毎に順次
制御記憶部4内の固定のエリア内に格納し、格納
されたマイクロプログラムの各マイクロ命令を実
行することによりCPUからの命令を実行する。
In this microprogram control device, simple instructions issued by the CPU and microprograms that control the execution of basic operations reside in the control storage unit 4, but when executing complex instructions, A plurality of modules required for instruction execution are sequentially stored in a fixed area in the control storage unit 4 from the microprogram storage 1 module by module, and by executing each microinstruction of the stored microprogram, the CPU Execute commands.

第2図を参照すると、制御記憶部内マイクロプ
ログラムとマイクロプログラム貯蔵庫内のマイク
ロプログラムの対応関係が示されている。ここで
は、ハードウエアとして存在する制御記憶部を
4、モジユール単位でマイクロプログラム貯蔵庫
より格納されるエリアを12、マイクロプログラ
ム貯蔵庫1に格納されているマイクロプログラム
全体を13、マイクロプログラム1モジユールを
14で示す。
Referring to FIG. 2, the correspondence between the microprograms in the control storage and the microprograms in the microprogram storage is shown. Here, the control storage section existing as hardware is represented by 4, the area where modules are stored from the microprogram storage is represented by 12, the entire microprogram stored in microprogram storage 1 is represented by 13, and the microprogram 1 module is represented by 14. show.

今CPUからの命令を実行する為にマイクロプ
ログラム貯蔵庫内のモジユールを1、2、Nの順
番で使用すると仮定する。例えば、モジユールN
内のルーチンのデバツク又は障害の調査を行う場
合、保守盤の従来のアドレス比較機能を使用して
マイクロ命令の通過アドレスの確認またはアドレ
ス比較一致によるクロツク停止により情報の収集
が必要であるが、モジユール1、2、Nは制御記
憶部の固定エリアに格納された後では同一アドレ
スを表示する。従つて、従来の装置では、前述し
た通り、保守盤からのアドレス比較機能を有効に
使用できないという不都合があつた。
Assume that modules in the microprogram storage are used in the order of 1, 2, and N to execute instructions from the CPU. For example, module N
When debugging a routine within a module or investigating a failure, it is necessary to collect information by using the conventional address comparison function of the maintenance panel to confirm the passing address of the microinstruction or by stopping the clock when an address comparison matches. 1, 2, and N display the same address after being stored in the fixed area of the control storage section. Therefore, as described above, the conventional device has the disadvantage that the address comparison function from the maintenance panel cannot be used effectively.

第3図は本発明の一実施例の構成を示したブロ
ツク図である。図に示されるように、本発明の一
実施例に係るマイクロプログラム制御装置は制御
記憶部内のマイクロ命令の任意のアドレスを指定
可能な保守盤上のアドレスエントリースイツチ2
1、実行すべきマイクロ命令のアドレスを示すカ
レントアドレスレジスタ23、及びアドレスエン
トリースイツチ21とカレントアドレスレジスタ
23の内容を比較する第1の比較回路24とを備
えている。更に、マイクロプログラム貯蔵庫内の
任意のモジユール番号を保守盤上で指定可能なモ
ジユール番号スイツチ22、マイクロプログラム
貯蔵庫より制御記憶部内に格納されたマイクロプ
ログラムのモジユール番号をセツトしておくモジ
ユール番号レジスタ25、モジユール番号スイツ
チ22の内容とモジユール番号レジスタ25の内
容を比較する第2の比較回路26とが設けられて
いる。モジユール化されたマイクロプログラムが
格納される制御記憶部の固定エリアのアドレスは
デコーダ回路27でデコードされ、選択回路28
に与えられ、選択回路28は後述する形式でデコ
ーダ回路27の出力信号によりアドレス比較条件
を選択する。アドレスエントリースイツチ21と
モジユール番号スイツチ22により指定されたマ
イクロ命令が実行された場合、保守盤上のアドレ
スストツプスイツチ29からクロツク制御回路3
0にクロツク停止が指示され、この指示にしたが
つて、クロツク制御回路30はクロツク停止を制
御する。
FIG. 3 is a block diagram showing the configuration of one embodiment of the present invention. As shown in the figure, a microprogram control device according to an embodiment of the present invention has an address entry switch 2 on a maintenance panel that can specify an arbitrary address of a microinstruction in a control storage section.
1, a current address register 23 that indicates the address of a microinstruction to be executed, and a first comparison circuit 24 that compares the contents of the address entry switch 21 and the current address register 23. Furthermore, there is a module number switch 22 that can specify any module number in the microprogram storage on the maintenance panel, a module number register 25 that sets the module number of the microprogram stored in the control storage section from the microprogram storage. A second comparison circuit 26 is provided to compare the contents of the module number switch 22 and the contents of the module number register 25. The address of the fixed area of the control storage section in which the modularized microprogram is stored is decoded by the decoder circuit 27 and then
The selection circuit 28 selects the address comparison condition based on the output signal of the decoder circuit 27 in a format to be described later. When the microinstruction specified by the address entry switch 21 and module number switch 22 is executed, the address stop switch 29 on the maintenance panel starts the clock control circuit 3.
0 is instructed to stop the clock, and in accordance with this instruction, the clock control circuit 30 controls the clock stop.

上述したマイクロプログラム制御装置の動作を
より具体的に説明すると、制御記憶部内の常駐の
マイクロプログラムが動作している場合、デコー
ダ回路27は論理0の出力を送出している為、信
号線31が有効となり保守盤上のアドレスエント
リースイツチ21の内容とカレントアドレスレジ
スタ23のすべてのアドレスビツトが第1の比較
回路24で比較され、比較が一致した場合信号線
32が有効となり、クロツク制御回路30に論理
1が入力される。
To explain the operation of the above-mentioned microprogram control device more specifically, when the resident microprogram in the control storage section is operating, the decoder circuit 27 sends out a logic 0 output, so the signal line 31 is The first comparison circuit 24 compares the contents of the address entry switch 21 on the maintenance panel with all address bits of the current address register 23, and if they match, the signal line 32 becomes valid and the clock control circuit 30 A logic 1 is input.

マイクロプログラム貯蔵庫よりモジユールを制
御記憶部の固定エリアに格納する場合、常駐のマ
イクロプログラムは、呼出すマイクロプログラム
のモジユール番号をモジユール番号レジスタ25
にセツトしておく。この状態で、常駐のマイクロ
プログラムが実行されカレントアドレスレジスタ
23が呼出されたモジユールを格納している制御
記憶部の固定エリアを示すとデコーダ回路27の
出力信号33が論理1となりモジユール番号スイ
ツチ22とモジユール番号レジスタ25の内容が
一致することにより、第2の比較回路26からの
信号線34が有効となる。続いて、固定エリア内
のアドレス比較信号の出力が一致することにより
第1の比較回路24からの信号線35が有効とな
りAND条件が満足され信号線36が有効とな
り、クロツク制御回路30に論理1が入力され
る。従つて、アドレスストツプスイツチ29が有
効であればクロツク制御回路30は、信号線36
が有効になつた時点でクロツクを停止することが
可能となる。
When storing a module from the microprogram storage into a fixed area of the control storage unit, the resident microprogram stores the module number of the microprogram to be called in the module number register 25.
Set it to . In this state, when the resident microprogram is executed and the current address register 23 indicates the fixed area of the control storage section storing the called module, the output signal 33 of the decoder circuit 27 becomes logic 1 and the module number switch 22 and When the contents of the module number registers 25 match, the signal line 34 from the second comparison circuit 26 becomes valid. Subsequently, when the outputs of the address comparison signals in the fixed area match, the signal line 35 from the first comparison circuit 24 becomes valid, the AND condition is satisfied, the signal line 36 becomes valid, and the clock control circuit 30 receives a logic 1. is input. Therefore, if the address stop switch 29 is enabled, the clock control circuit 30 will switch the signal line 36
It is possible to stop the clock once it becomes valid.

マイクロプログラム貯蔵庫内のモジユールが制
御記憶部内の固定エリアに格納されても、モジユ
ール番号レジスタ25によりモジユールの区別が
可能となり、保守盤からのスイツチの指定により
マイクロプログラム貯蔵庫内のマイクロプログラ
ムを構成するマイクロ命令を含めて、すべてのマ
イクロ命令の実行アドレスが指定可能となる。
Even if the modules in the microprogram storage are stored in a fixed area in the control storage unit, the modules can be distinguished by the module number register 25, and the microprograms constituting the microprogram in the microprogram storage can be distinguished by the module number register 25. Execution addresses of all microinstructions, including instructions, can be specified.

本発明は以上説明したように、マイクロプログ
ラム貯蔵庫から与えられたマイクロ命令に対して
も、保守盤のアドレス比較機能を利用して、マイ
クロ命令実行アドレスの確認及びクロツク停止を
有効に行なうことができ、マイクロプログラムの
デバツク及び障害の調査を容易にする効果があ
る。
As explained above, the present invention can effectively check the microinstruction execution address and stop the clock even for microinstructions given from the microprogram storage by using the address comparison function of the maintenance panel. This has the effect of facilitating debugging of microprograms and investigation of failures.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明が適用されるマイクロプログラ
ム制御装置の一般的な機能ブロツク図、第2図は
制御記憶部内マイクロプログラムとマイクロプロ
グラム貯蔵庫内マイクロプログラムの対応を示し
た図、第3図は本発明の一実施例を示すブロツク
図である。 符号の説明:1はマイクロプログラム貯蔵庫、
2は汎用レジスタ、3は演算回路部、4は制御記
憶部、5はカレントアドレスレジスタ、6はデー
タアドレスレジスタ、7は保守盤、8は制御回路
部、12はモジユール単位でマイクロプログラム
貯蔵庫より格納されるエリア、13はマイクロプ
ログラム貯蔵庫に格納されているマイクロプログ
ラム全体、14はマイクロプログラム1モジユー
ル、21はアドレスエントリースイツチ、22は
モジユール番号スイツチ、23はカレントアドレ
スレジスタ、24は第1の比較回路、25はモジ
ユール番号レジスタ、26は第2の比較回路、2
7はデコーダ回路、28は選択回路、29はアド
レスストツプスイツチ、30はクロツク制御回路
をそれぞれあらわしている。
Fig. 1 is a general functional block diagram of a microprogram control device to which the present invention is applied, Fig. 2 is a diagram showing the correspondence between the microprogram in the control storage unit and the microprogram in the microprogram storage, and Fig. 3 is a diagram showing the correspondence between the microprogram in the control storage unit and the microprogram in the microprogram storage. FIG. 1 is a block diagram showing one embodiment of the invention. Explanation of symbols: 1 is microprogram storage;
2 is a general-purpose register, 3 is an arithmetic circuit section, 4 is a control storage section, 5 is a current address register, 6 is a data address register, 7 is a maintenance panel, 8 is a control circuit section, and 12 is stored in units of modules from a microprogram storage. 13 is the entire microprogram stored in the microprogram storage, 14 is the microprogram 1 module, 21 is the address entry switch, 22 is the module number switch, 23 is the current address register, and 24 is the first comparison circuit. , 25 is a module number register, 26 is a second comparison circuit, 2
7 represents a decoder circuit, 28 a selection circuit, 29 an address stop switch, and 30 a clock control circuit.

Claims (1)

【特許請求の範囲】[Claims] 1 マイクロ命令によつて構成されるモジユール
化されたマイクロプログラムを格納しているマイ
クロプログラム貯蔵庫と、マイクロ命令が記憶さ
れかつ該マイクロプログラム貯蔵庫のマイクロプ
ログラムをモジユール単位で書込み及び読出し可
能な固定エリアを含む制御記憶部を有し、該制御
記憶部の固定エリアにモジユール単位で前記マイ
クロプログラム貯蔵庫よりマイクロプログラムを
格納し制御を実行するマイクロプログラム制御装
置において、前記制御記憶部に保持されている各
マイクロ命令のアドレスを指定可能なアドレスエ
ントリースイツチと、実行すべきマイクロ命令の
アドレスを指示するカレントアドレスレジスタ
と、前記アドレスエントリースイツチの内容と前
記カレントアドレスレジスタの内容を比較する第
1の比較回路と、前記マイクロプログラム貯蔵庫
内の各モジユール番号を指定可能なモジユール番
号スイツチと、前記マイクロプログラム貯蔵庫よ
り制御記憶部内に格納されたマイクロプログラム
のモジユール番号をセツトしておくモジユール番
号レジスタと、前記モジユール番号スイツチの内
容と前記モジユール番号レジスタの内容を比較す
る第2の比較回路と、前記カレントアドレスレジ
スタに結合され、モジユール化されたマイクロプ
ログラムが格納される制御記憶部のアドレスをデ
コードするデコーダ回路と、前記第1及び第2の
比較回路並びに前記デコーダ回路に結合され、デ
コーダ回路の出力信号によりアドレス比較条件を
選択する選択回路と、前記アドレスエントリース
イツチと前記モジユール番号スイツチにより指定
されたマイクロ命令が実行された場合、クロツク
停止を指示するアドレスストツプスイツチと、前
記選択回路からの出力及び前記アドレスストツプ
スイツチからの指示にしたがつて、クロツク停止
制御を行なうクロツク制御回路とから構成される
マイクロプログラム制御装置。
1. A microprogram storage that stores modularized microprograms made up of microinstructions, and a fixed area in which microinstructions are stored and in which microprograms in the microprogram storage can be written and read in units of modules. In the microprogram control device, the microprogram control device has a control storage section including a control storage section, and stores microprograms from the microprogram storage in module units in a fixed area of the control storage section and executes control. an address entry switch capable of specifying an address of an instruction; a current address register indicating an address of a microinstruction to be executed; a first comparison circuit that compares the contents of the address entry switch with the contents of the current address register; A module number switch that can specify each module number in the microprogram storage; a module number register that sets the module number of the microprogram stored in the control storage section from the microprogram storage; a second comparison circuit that compares the contents of the module number register with the contents of the module number register; a decoder circuit that is coupled to the current address register and decodes an address of a control storage section in which a modularized microprogram is stored; a selection circuit which is coupled to the first and second comparison circuits and the decoder circuit and selects an address comparison condition based on the output signal of the decoder circuit; and a microinstruction designated by the address entry switch and the module number switch is executed. In this case, a microprogram control device comprising an address stop switch that instructs to stop the clock, and a clock control circuit that performs clock stop control according to the output from the selection circuit and the instruction from the address stop switch. .
JP56176119A 1981-11-02 1981-11-02 Microprogram controller Granted JPS5878233A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56176119A JPS5878233A (en) 1981-11-02 1981-11-02 Microprogram controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56176119A JPS5878233A (en) 1981-11-02 1981-11-02 Microprogram controller

Publications (2)

Publication Number Publication Date
JPS5878233A JPS5878233A (en) 1983-05-11
JPS6248865B2 true JPS6248865B2 (en) 1987-10-15

Family

ID=16008006

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56176119A Granted JPS5878233A (en) 1981-11-02 1981-11-02 Microprogram controller

Country Status (1)

Country Link
JP (1) JPS5878233A (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61249150A (en) * 1985-04-27 1986-11-06 Nec Corp Inspecting device for microprogram control device
JPS6222155A (en) * 1985-07-22 1987-01-30 Nec Corp Debugging system for information processing unit

Also Published As

Publication number Publication date
JPS5878233A (en) 1983-05-11

Similar Documents

Publication Publication Date Title
US5751942A (en) Trace event detection during trace enable transitions
US3518413A (en) Apparatus for checking the sequencing of a data processing system
US3909802A (en) Diagnostic maintenance and test apparatus
JPS5851292B2 (en) Diagnosis/debug calculation system
US5894549A (en) System and method for fault detection in microcontroller program memory
US5129079A (en) Computer system having subinstruction surveillance capability
US4108360A (en) Method of error analysis and diagnosis in electronic data processing systems
JPS6248865B2 (en)
US5404499A (en) Semi-automatic program execution error detection
US6560698B1 (en) Register change summary resource
US20040107388A1 (en) Microcomputer
JPS59183443A (en) Debug device
JPH0475147A (en) Time monitoring device in information processing system
JPS63187343A (en) Diagnostic method
JPH02100145A (en) Computer system for microprogram control system
JPS60193046A (en) Instruction exception detection method
JPS62111336A (en) Debugging system
JPH01121950A (en) Microprocessor with trace function
JPS59163653A (en) Debug device
JPH047754A (en) Microcomputer
JPS61231633A (en) Microprocessor
JPS5880751A (en) Data processor
JPH01142948A (en) Symbolic debugger for microcomputer
JPH04162150A (en) Watchdog timer control circuit
JPH01140249A (en) Information processor