JPS6246551A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPS6246551A JPS6246551A JP60185682A JP18568285A JPS6246551A JP S6246551 A JPS6246551 A JP S6246551A JP 60185682 A JP60185682 A JP 60185682A JP 18568285 A JP18568285 A JP 18568285A JP S6246551 A JPS6246551 A JP S6246551A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- capacitor
- integrated circuit
- circuit device
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 239000003990 capacitor Substances 0.000 claims description 30
- 239000010410 layer Substances 0.000 claims description 27
- 239000011229 interlayer Substances 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 239000000203 mixture Substances 0.000 claims description 2
- 239000000758 substrate Substances 0.000 claims description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 7
- 230000003071 parasitic effect Effects 0.000 description 7
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 210000004709 eyebrow Anatomy 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、金属−絶縁膜−金属構造（以下ＭＩＭ構造と
いう）のコンデンサを含み、かつ二層配線構造を有する
半導体集積回路装置に関するものである。
いう）のコンデンサを含み、かつ二層配線構造を有する
半導体集積回路装置に関するものである。
剛化が活発に行なわれつつある。例えば、ガリウムヒ素
（ＧａＡｓ ）を用いたマイクロ波帯用の増幅装置は、
その最も代表的なものの１つである。このマイクロ波帯
用の増幅装置等のＧａＡｓ半導体集積回路装置は、通常
ＧａＡｓ＋ ＦＥＴ、インダクタ、コンデンサ等で構成
されている。とのコンデンサを形成する方法としては、
各種の方法があるが、非常に小さな容量値である場合を
除いて、ＭＩＭ構造を用いる場合が多い。このＭＩＭ構
造のコンデンサは、絶縁膜（Ｉ層）の厚さが薄い程、単
位面積当りの容量値が大きくなるので、コンデンサの占
有面積は小さくてよい。
（ＧａＡｓ ）を用いたマイクロ波帯用の増幅装置は、
その最も代表的なものの１つである。このマイクロ波帯
用の増幅装置等のＧａＡｓ半導体集積回路装置は、通常
ＧａＡｓ＋ ＦＥＴ、インダクタ、コンデンサ等で構成
されている。とのコンデンサを形成する方法としては、
各種の方法があるが、非常に小さな容量値である場合を
除いて、ＭＩＭ構造を用いる場合が多い。このＭＩＭ構
造のコンデンサは、絶縁膜（Ｉ層）の厚さが薄い程、単
位面積当りの容量値が大きくなるので、コンデンサの占
有面積は小さくてよい。
一方、ＧａＡｓ半導体集積回路装置では、各素子間の配
線は眉間絶縁膜を挾んで上下に電極・配線層を配した二
層配線構造で形成されている。従って、ＭＩＭ構造のコ
ンデンサを含むＧａＡｓ半導体集積回路装置では、一般
に第２図に示すように、ＭＩＭコンデンサの絶縁膜と二
層配線間の絶縁膜とが同一の ゛絶縁膜で構成されてい
た。なおこの図で、ｌはＭＩＭコンデンサ部、２は抵抗
素子部、３はＦＥＴ部、４は半絶縁性のＧａＡｓ基板、
５は注入層、６は下部電極・配線層、６ａ、６ｂはそれ
ぞれＦＥＴのソース、ドレイン電極、７はダート電極、
８は絶縁膜、９は上部電極・配線層である。
線は眉間絶縁膜を挾んで上下に電極・配線層を配した二
層配線構造で形成されている。従って、ＭＩＭ構造のコ
ンデンサを含むＧａＡｓ半導体集積回路装置では、一般
に第２図に示すように、ＭＩＭコンデンサの絶縁膜と二
層配線間の絶縁膜とが同一の ゛絶縁膜で構成されてい
た。なおこの図で、ｌはＭＩＭコンデンサ部、２は抵抗
素子部、３はＦＥＴ部、４は半絶縁性のＧａＡｓ基板、
５は注入層、６は下部電極・配線層、６ａ、６ｂはそれ
ぞれＦＥＴのソース、ドレイン電極、７はダート電極、
８は絶縁膜、９は上部電極・配線層である。
（発明が解決しようとする問題点）
しかしながら、上記のような構成では、ＭＩＭコンデン
サの絶縁膜と二層配線間の眉間絶縁膜とが同一の絶縁膜
８で構成されているために、下記のような不都合があっ
た。ＭＩＭコンデンサの単位面積当たシの容量を大きく
して集積回路装置のチップサイズを小さくするために、
絶縁膜の厚さを薄くすれば、同時にＦＥＴの配線容量等
の寄生容量が増大し、集積回路装置の高い周波数領域に
おける特性を悪化させる。逆に、配線による寄生容量を
小さくするために絶縁膜の厚さを厚くすれば、ＭＩＭコ
ンデンサの単位面積当たシの容量が小さくなって、コン
デンサの占有面積が大きくなるという問題が生じ、いず
れにしても実用上の大きな問題でおりた。
サの絶縁膜と二層配線間の眉間絶縁膜とが同一の絶縁膜
８で構成されているために、下記のような不都合があっ
た。ＭＩＭコンデンサの単位面積当たシの容量を大きく
して集積回路装置のチップサイズを小さくするために、
絶縁膜の厚さを薄くすれば、同時にＦＥＴの配線容量等
の寄生容量が増大し、集積回路装置の高い周波数領域に
おける特性を悪化させる。逆に、配線による寄生容量を
小さくするために絶縁膜の厚さを厚くすれば、ＭＩＭコ
ンデンサの単位面積当たシの容量が小さくなって、コン
デンサの占有面積が大きくなるという問題が生じ、いず
れにしても実用上の大きな問題でおりた。
（問題点を解決するための手段）
上記問題点を解決するために、本発明の半導体集積回路
装置では、層間絶縁膜を二層の積層構造とし、その二層
のうちの何れか一方をコンデンサの絶縁膜として使用す
るものである。
装置では、層間絶縁膜を二層の積層構造とし、その二層
のうちの何れか一方をコンデンサの絶縁膜として使用す
るものである。
（作用）
この構成によって、眉間絶縁膜をＭＩＭコンデンサの絶
縁膜よりも厚くすることができ、配線による寄生容量を
極力小さくし、ＭＩＭコンデンサの単位面積当たりの容
量値を大きくすることが可能になる。
縁膜よりも厚くすることができ、配線による寄生容量を
極力小さくし、ＭＩＭコンデンサの単位面積当たりの容
量値を大きくすることが可能になる。
（実施例）
以下、本発明の一実施例について、図面を参照しながら
説明する。第１図は、本発明の一実施例におけるＧａＡ
ｇ半導体集積回路装置の断面を示したものである。なお
、第２図と同一符号のものは同一のものを示している。
説明する。第１図は、本発明の一実施例におけるＧａＡ
ｇ半導体集積回路装置の断面を示したものである。なお
、第２図と同一符号のものは同一のものを示している。
まず半絶縁性ＧａＡ＠基板４にＳｔのイオン注入を行な
い、注入層５を形成する。
い、注入層５を形成する。
その後、 ＭＩＭコンデンサの下部電極、およびＦＥＴ
。
。
抵抗素子のオーミック金属を構成する下部電極・配線層
６をＡｕＧｅ／Ｎｉ／Ａｕで、／ｆた、ＦＥＴのゲート
電極７をＴｉ／Ａｔで形成する。ここで絶縁膜を形成す
るが、本実施例では、まず第一層目の絶縁膜Ａｌｌとし
一’ｃ ５ｔｏ２ｓ ｏ ｏ ＯＸをＣＶＤ法で形成し
た後、ＭＩＭコンデンサ部分のみ、このＳｉＯ□膜を除
去し、次いでその上に第二層目の絶縁膜Ｂ１２として５
１３Ｎ４３０００Ｘをプラ、Ｉ” マＣ’ＶＤ法で形成
する。
６をＡｕＧｅ／Ｎｉ／Ａｕで、／ｆた、ＦＥＴのゲート
電極７をＴｉ／Ａｔで形成する。ここで絶縁膜を形成す
るが、本実施例では、まず第一層目の絶縁膜Ａｌｌとし
一’ｃ ５ｔｏ２ｓ ｏ ｏ ＯＸをＣＶＤ法で形成し
た後、ＭＩＭコンデンサ部分のみ、このＳｉＯ□膜を除
去し、次いでその上に第二層目の絶縁膜Ｂ１２として５
１３Ｎ４３０００Ｘをプラ、Ｉ” マＣ’ＶＤ法で形成
する。
その後、 Ｔｉ／ＡｕでＭＩＭコンデンサの上部電極を
含む上部電極・配線層９を形成する。
含む上部電極・配線層９を形成する。
以上のように、本実施例では、 ＭＩＭコンデンサの絶
縁膜としては、５ｔｓＮ４３０００ Ａのみが用いられ
ており、眉間絶縁膜としては、８１０２５０００ Ｘ／
５ｉ３Ｎ４３０００１の二層構造となっている。
縁膜としては、５ｔｓＮ４３０００ Ａのみが用いられ
ており、眉間絶縁膜としては、８１０２５０００ Ｘ／
５ｉ３Ｎ４３０００１の二層構造となっている。
ＭＩＭ構造のコンデンサの容量Ｃは、次式で与えられる
。
。
ここで、εｒは絶縁膜の比誘電率、ε０は真空の誘電率
、Ｓは電極面積、ｄは絶縁膜厚である。この式から明ら
かなように、本発明の構造では、絶縁膜厚ｄの差による
効果と共に、絶縁膜を構成する材料の種類を適当に選ぶ
ことによって、比誘電率の差による効果も期待すること
ができる。
、Ｓは電極面積、ｄは絶縁膜厚である。この式から明ら
かなように、本発明の構造では、絶縁膜厚ｄの差による
効果と共に、絶縁膜を構成する材料の種類を適当に選ぶ
ことによって、比誘電率の差による効果も期待すること
ができる。
本実施例においては、例えば絶縁膜として５ｉＯ２５０
００Ｘを用いた従来構成に比べて、ＭＩＭコンデンサの
容量は約２．９倍に増加し、逆に配線による寄生容量は
約０８７４倍と減少する。また、絶縁膜として５ｉ３Ｎ
４３０００Ｘを用いた場合の従来構成に比べて、ＭＩＭ
コンデンサの容量は変わらないが、配線による寄生容量
は約０．２５倍に小さくなる。
００Ｘを用いた従来構成に比べて、ＭＩＭコンデンサの
容量は約２．９倍に増加し、逆に配線による寄生容量は
約０８７４倍と減少する。また、絶縁膜として５ｉ３Ｎ
４３０００Ｘを用いた場合の従来構成に比べて、ＭＩＭ
コンデンサの容量は変わらないが、配線による寄生容量
は約０．２５倍に小さくなる。
また、本発明の構造は、前述のように、絶縁膜厚の差に
よる効果だけではなく、絶縁膜Ａ、Ｂの比誘電率の差に
よれ効果も期待できる。例えば、ＭＩＮコンデンサの絶
縁膜Ｂとして、比誘電率の大きな材料を用いてＭＩＭコ
ンデンサの単位面積当たりの容量値をできる限シ大きく
すると共に、絶縁膜Ａとして、比誘電率の小さな材料を
用いて配線による寄生容量を極力小さくすることが可能
である。
よる効果だけではなく、絶縁膜Ａ、Ｂの比誘電率の差に
よれ効果も期待できる。例えば、ＭＩＮコンデンサの絶
縁膜Ｂとして、比誘電率の大きな材料を用いてＭＩＭコ
ンデンサの単位面積当たりの容量値をできる限シ大きく
すると共に、絶縁膜Ａとして、比誘電率の小さな材料を
用いて配線による寄生容量を極力小さくすることが可能
である。
なお１本実施例では、第一層目の絶縁膜としてＳｉＯ２
を、第二層目の絶縁膜としてＳ ｉ ３Ｎ４を用いだが
、他の絶縁膜でもよい。まだ、第一層、第二層が同−組
成の絶縁膜であってもよい。さらに、本実施例では、Ｇ
ａＡｓ ｆ用いた半導体集積回路装置で説明したが、
Ｓｉあるいは他の化合物手導体を用いた集積回路装置で
もよいことは言うまでもない。
を、第二層目の絶縁膜としてＳ ｉ ３Ｎ４を用いだが
、他の絶縁膜でもよい。まだ、第一層、第二層が同−組
成の絶縁膜であってもよい。さらに、本実施例では、Ｇ
ａＡｓ ｆ用いた半導体集積回路装置で説明したが、
Ｓｉあるいは他の化合物手導体を用いた集積回路装置で
もよいことは言うまでもない。
（発明の効果）
以上のように本発明では、ＭＩＭ構造のコンデンサを含
み、かつ層間絶縁膜を挾んで上下に電極・配線層を配し
た二層配線構造を有する半導体集積回路装置において、
眉間絶縁膜を二層の積層構造とし、ＭＺＭコンデンサの
絶縁膜上そのいずれか一方の絶縁膜のみで構成すること
によシ、層間絶縁膜ｉ ＭＩＭコンデンサの絶縁膜より
も厚くして配線による寄生容量を極力小さくし、ＭＩＭ
コンデンサの単位面積当たりの容量値を大きくすること
ができ、その実用的効果は大なるものがある。
み、かつ層間絶縁膜を挾んで上下に電極・配線層を配し
た二層配線構造を有する半導体集積回路装置において、
眉間絶縁膜を二層の積層構造とし、ＭＺＭコンデンサの
絶縁膜上そのいずれか一方の絶縁膜のみで構成すること
によシ、層間絶縁膜ｉ ＭＩＭコンデンサの絶縁膜より
も厚くして配線による寄生容量を極力小さくし、ＭＩＭ
コンデンサの単位面積当たりの容量値を大きくすること
ができ、その実用的効果は大なるものがある。
第１図は、本発明の一実施例におけるＧａＡｓ ＃４体
集積回路装置の断面図、第２図は、従来のにａＡｇ半導
体集積回路装置の断面図である。
集積回路装置の断面図、第２図は、従来のにａＡｇ半導
体集積回路装置の断面図である。
Claims (1)
- 半導体基板上に、層間絶縁膜を挾んで上下に電極・配線
層を配した二層配線構造と、金属−絶縁膜−金属構造の
コンデンサとを備え、前記層間絶縁膜が二層の積層構造
を有するとともに、前記コンデンサの絶縁膜が前記層間
絶縁膜の二層のうちのいずれか一方と同一組成からなる
ことを特徴とする半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60185682A JPS6246551A (ja) | 1985-08-26 | 1985-08-26 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60185682A JPS6246551A (ja) | 1985-08-26 | 1985-08-26 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6246551A true JPS6246551A (ja) | 1987-02-28 |
Family
ID=16175023
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60185682A Pending JPS6246551A (ja) | 1985-08-26 | 1985-08-26 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6246551A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02226755A (ja) * | 1989-02-28 | 1990-09-10 | Nec Corp | 半導体装置の製造方法 |
| US5162258A (en) * | 1988-10-17 | 1992-11-10 | Lemnios Zachary J | Three metal personalization of application specific monolithic microwave integrated circuit |
| US6420739B1 (en) | 1998-05-19 | 2002-07-16 | Murata Manufacturing Co., Ltd. | GaAs semiconductor device having a capacitor |
| US6476427B2 (en) | 2000-02-08 | 2002-11-05 | Fujitsu Quantum Devices Limited | Microwave monolithic integrated circuit and fabrication process thereof |
-
1985
- 1985-08-26 JP JP60185682A patent/JPS6246551A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5162258A (en) * | 1988-10-17 | 1992-11-10 | Lemnios Zachary J | Three metal personalization of application specific monolithic microwave integrated circuit |
| JPH02226755A (ja) * | 1989-02-28 | 1990-09-10 | Nec Corp | 半導体装置の製造方法 |
| US6420739B1 (en) | 1998-05-19 | 2002-07-16 | Murata Manufacturing Co., Ltd. | GaAs semiconductor device having a capacitor |
| US6476427B2 (en) | 2000-02-08 | 2002-11-05 | Fujitsu Quantum Devices Limited | Microwave monolithic integrated circuit and fabrication process thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5978206A (en) | Stacked-fringe integrated circuit capacitors | |
| US4042952A (en) | R. F. power transistor device with controlled common lead inductance | |
| JPH02246261A (ja) | コンデンサ構造とモノリシック電圧掛算器 | |
| US6090647A (en) | Capacitor for a semiconductor device | |
| KR960030422A (ko) | 반도체장치 | |
| JPS594175A (ja) | 電界効果半導体装置 | |
| US4969032A (en) | Monolithic microwave integrated circuit having vertically stacked components | |
| US5187636A (en) | Dielectric device | |
| JPS6246551A (ja) | 半導体集積回路装置 | |
| JPH0521710A (ja) | 半導体装置 | |
| US5031006A (en) | Semiconductor device having a Schottky decoupling diode | |
| JPH05335487A (ja) | 伝送回路素子 | |
| JPH05226582A (ja) | 化合物半導体装置 | |
| JP2874596B2 (ja) | モノリシック電圧制御発振器 | |
| JPH10256850A (ja) | 半導体装置及び高周波電力増幅器 | |
| JPS61224348A (ja) | 半導体集積回路装置 | |
| JPS62104067A (ja) | 半導体装置 | |
| JPH05291500A (ja) | 化合物半導体集積回路 | |
| JPS58197762A (ja) | 半導体装置 | |
| JPS58147165A (ja) | 半導体装置 | |
| JPH07135296A (ja) | 半導体集積回路装置 | |
| JPH0218603B2 (ja) | ||
| JPH0436112Y2 (ja) | ||
| JP2591420B2 (ja) | 化合物半導体装置 | |
| JPS61187278A (ja) | 半導体装置 |