JPS6243295A - 試験信号発生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はデジタルパルス変１（ＶＡえば、デジタル符号
変調、以下、ＰＣＭ変調と記すこともある）された映像
信号が記録された情報信号記録媒体を再生する情報信号
記録媒体再生装冒の試験・調整・修理等を行なう際に用
いられる試験信号発生装置に関する。

（従来の技術） 従来より情報信号、例えば、カラー映像信号（以下、単
に映像信号と記すこともある）及び８声信号がそれぞれ
ＰＣＭ変調された後、両Ｆ’ｒが時系列的に合成されて
同心円状あるいは螺旋状トラックに、例えば、幾何学的
形状の変化として配録されている情報信号記録媒体（以
下、ディスクと記すこともある）が知られている。

特に、デジタル信号は再生Ｓ／Ｎ比レベルが一定値以上
であれば、完全に原デジタル信号に復元できるので、例
えば、ディスクにアナログビデオ信号をＰＣＭ変調して
得られたデジタルビデオ信号を記録し、これを再生する
ことにより高品位な映像情報の記録、再生が可能となる
。

上述したディスクには本出願人が既に提案したようにデ
ィスクより情報信号を再生するセンサの電極とディスク
との間に形成される静電容量の変化を検出して既記緑信
号を再生し、また、記録ｌ・ラックの両側には互いに異
なる周波数のトラッキング制御用の参照信号が記録され
ており、再士時にこの参照信号のレベルを比較し、セン
サのトラッキング制御を行なうことによりセンサを案内
する案内溝を不要としたディスク及びこのディスクより
記録信号を再生する再生装置がある。

第２図は静止画伝送系システムの一例のブロック系統図
である。

第２図において１１よビデオカメラ、フライングスポッ
トスキャナ等の出力信号、つまり、伝送すべぎ静止画に
関するカラー映像信号が入力される入力端子で、入力端
子１に入力されたカラー映像信号、つまり、アナログビ
デオ信号はイメージプロセッサ２に供給される。

イメージプロセッサ２では供給されたアナログビデオ信
号をアナログデジタル（ＡＤ）変換して得られたデジタ
ルデータを静止画に関するデジタルビデオ信号のフォー
マットに変換する装置で、イメージプロセッサ２で変換
されたデジタルビデオ信号はＶＴＲ３で記録再生され、
カッティングプロセッサ４に供給される。

また、ＶＴＲ３には端子５よりデジタル音声信号が供給
され、このデジタル音声信号はデジタルビデオ信号とは
別のトラックで記録再生され、デジタルデオ信号と同様
にカッティングプロセッサ４に供給される。

カッティングプロセッサ４は供給される静止画データ（
デジタルビデオ信号）と音声データ（デジタル音声信号
）とを１つにまとめてディスク６にカッティングを行な
う。

カッティングされたディスク６は再生装置７で再生され
、再生信号は音声デコードユニツ１−（以下、音声デコ
ーダと記すこともある）８に供給される。

音声デコーダ８は供給される再生信号中より静止画デー
タを分離して静止画デコードユニット（以下、静止画デ
コーダと記すこともある）９に供給すると共に、再生音
声データを復元して出力端子１０より出力する。

静止画デコーダ９へ供給された再生静止画データ（以下
、単に、静止画データと記すこともある）はビデオ信号
に変換されて、メモリに蓄積された侵、高速に読み出さ
れて表示装置１１に供給され、表示される。

ところで、静止画デコーダ９は第３図に示すように内部
に２組のメモリブレーン１２．１３を有しており、それ
ぞれのメモリブレーン１２．１３に静止画を１画面分づ
つ保持できる。従って、合計２画面分の静止画データを
保持できる。

ここで、カッティングプロセッサ４、ディスク６、再生
装＠７、音声デコーダ８を静止画伝送系Ｖとする。

メモリブレーン１２．１３はスイッチ１４゜１５によっ
て選択切換される。つまり、静止画伝送系■から供給さ
れる静止画データをどちらのメモリブレーンに書き込む
かはスイッチ１４により選択切換され、どちらのメモリ
ブレーンから読み出すかはスイッチ１５により選択切換
される。

なお、スイッチ１４は静止画伝送系Ｖで伝送される出き
込み指定信号Ｗにより、スイッチ１５は読み出し指定信
＠Ｒによりそ机ぞれ制御されている。

静止画デコーダ９の２枚のメモリブレーン１２゜１３は
第４図に示すようにそれぞれ内部に輝度信号Ｙのメモリ
ブロック１６．１９、色差信号（Ｒ−Ｙ）、＜Ｂ−Ｙ）
のメモリブロック１７゜１８．２０．２１の３種類のメ
モリブロックを有している。

Ｘｉｆ＆信号Ｙのメモリブロック１６．１９は、表示さ
れる１画面が横４５６ドツト（画素）、縦５７２（画素
）ラインなので、第４図に示すように、 ４５６ｘ５７２＝２６０８３２ なる画素数の記憶容ａを有している。

なお、上述した縦５７２ライン（画素）はイメージブロ
セッ１ノ２、ＶＴＲ３から構成される静止画記録系及び
ＰＡＬ用の静止画デコーダで設定されている値であって
、ＮＴＳＣ用の静止画デコーダでは縦４７６ライン（画
素）に設定されており、４５６ｘ４７６＝２１７０５６ なる画素数の記憶容量を有している。

なお、記録系では縦５７２ライン（画素）の静止画デー
タが発生するので、ライン（画素）数がＮ丁ＳＣ方式と
異なるため、このライン数の相違を解消するためにＮＴ
ＳＣ用の静止画デコーダを用いてＰＡＬｈ式の静止画デ
ータをＮＴＳＣ方式の静止画データに変換する。

また、色差信号（Ｒ−Ｙ）、（Ｂ−Ｙ）のメモリブロッ
ク１７．１８，２０．２１はそれぞれ横１１４ドツトく
画素）、１１５７２ライン（画素）または４７６ライン
（画素）であり、ライン数は輝度信号Ｙのメモリブロッ
クと同様な対応であるのでその説明を省略する。

横ドツ１−敗は第４図に示すように輝度信号の解像度を
上げるために輝度信号のみについて４５６ドツト（画素
）に設定している。

従って第５図に示すように輝度化＠Ｙ　ｏ”Ｙ　）の４
ドツト（画素）に対して色差信号（Ｒ−Ｙ）。

（Ｂ−Ｙ）それぞれ１ドツト（画素）に対応してビデオ
信号に変換される。

また、輝度信号Ｙのメモリブロック１６．１９、色差信
号（Ｒ−Ｙ）、（Ｂ−Ｙ）のメモリブロック１７．１８
．２０．２１はそれぞれ第４図に示すように１ドツト（
画素）毎に８ドツト用、αさ枕ているので、自然画の階
調を肖ることができる。

また、第３図に示した静止画デコーダ９の構成を更に詳
細に示すと、第６図に示すようになる。

つまり、メモリプレーン１２．１３内に輝度信号Ｙのメ
モリブロック１６．１９、色差信号ＣＢ−Ｙ）、（Ｒ−
Ｙ）りのメモリブロック１７゜１８．２０．２１を有し
、メモリブレーン１２゜１３はスイッチ１４．１５によ
り上述したように選択切換され、メモリブロック１９．
２０．２１はそれぞれスイッチ２２．２３により選択さ
れて書き込み動作を行なう。

なお、スイッチ２２．２３は静止画伝送系より供給され
る選択信号Ｓによりｉ、１１１１１される。

次に静止画データ及び音声データの伝送路について説明
する。

伝送路は第７図に示すように４チヤンネル分設定されて
おり、うち２チャンネル分く第３チヤンネルおよび第４
チヤンネル）を静止画データ用として使用し、残り２チ
ャンネル分を音声データ用として使用している。

伝送速度は ４４．１　（ｋワード）／（ｓｅｃ） （但し１ワード１６ピツトとする） であるので、伝送路全体では ４４．１　（ｋワード）×４〈チャンネル）＝１７６．
４　（ｋワード／５ｅｃ） ＝２．８２２４　（Ｍビット／５ｅｃ）となる。

静止画データの伝送モードは１Ｐモードと２Ｐモードと
の２種類のモードがあり、１Ｐモードは第３チヤンネル
、第４チャンネル共に連続したデータ列として扱うモー
ドで、１Ｐモードでは第８図（Ａ＞に示すように第３チ
ヤンネルの伝送データと第４チヤンネルの伝送データと
を交互に、つまり、Ａ１．Ａ２．Ａ３．Ａ４．・・・と
いうように伝送する。

従って、伝送速度は ８８．２（ｋワード／５ｅｃ） となる。

また、２Ｐモードは第３チヤンネルまたは第４チヤンネ
ルのどちらか一方のみをデータ列として取り出すモード
で、２Ｐモードでは第８図（Ｂ）に示すようにスイッチ
２４によりどちらか一方の伝送路のみが選択されるので
、１Ｐモードに比して伝送速度は ４４．１　（ｋワード／５ｅＣ） と士になるが、処理するチャンネルを選択切換すること
ができる。

供給される各ワード、例えば、第８図中に示した八１〜
へ６及び８１〜Ｂ３の各ワードは第９図中に示すように
ヘッダーブロック（以下、ヘッダー信号と記すこともあ
る）とこれに続く、データブロック（データ信号）とか
ら構成されており、ヘッダーブロックとデータブロック
を１パケツトとする。

ヘッダーブロックには同１組コード、スタートアドレス
、占さ込み指定信号Ｗ、読み出し指定１８号Ｒ，選択１
３号Ｓ等の制御のためのデータが格納される。

データブロックには静止画に関する画素データが格納さ
れる。

通常データブロックの後にはヘッダーブロックとこれに
続くデータブロックとが伝送されるが、データの伝送終
了の場合は、データ伝送終了を示す］−ドであるＥＯ［
）コードを伝送して静止両デ］−ダ９を休止状態とする
場合がある。

また、ＥＯＤコードを伝送した後は、ヘッダーブロック
を示ザ同明コード及びＥＯＤコード以外のデータであれ
ば何を伝送して休止状態は′ｍ続される。

ＥＯＤコードが伝送され、静止画デコーダ９が休止状態
となった際には、再度同期コードが伝送されるまで休止
状態は継続し、同期コードが町び伝送されることにより
静止画デコーダ９（ま動性を開始する。

また、第１０図に示すように画面を４５６Ｘ５７２（輝
度信号Ｙの場合、色差信号（Ｒ−Ｙ）。

（Ｂ−Ｙ）では１１４ｘ５７２）に区切り、それぞ机の
区分にアドレスを付与し、静止画デコーダが出き込みを
始めるべきスタートアドレスをヘッダーブロックに格納
して伝送し、このヘッダーブロックに引き続きデータブ
Ｏｙ７りを伝送する。

この再データブロックの走査方向ｔ１水平方向ではなく
、垂直方向である。これは、後述するＰＡＬ−ＮＴＳＣ
変換を容易にするためである。

同期コードで始まるヘッダーブロックには種々の情報が
格納され、ヘッダーブロックに続いて伝送されるデータ
ブロックの属性を現定する。

ヘッダーブロックには以下に示す！１　ｔｉｌｌのため
の情報が格納される。

・占さ込みスタートアドレス ・書き込み指定信号Ｗ ・読み出し指定信号Ｒ ・輝ＩＩ！信号Ｙ、色差信月（Ｒ−Ｙ）、（Ｂ−Ｙ）の
種別信号 ・全両面データの送り時の始めと終りとを示すフラグ ・フレーム画と千鳥画との種別信号 ・その池 ヘッダーブロックに続くデータブロックには最大２８６
ワードの制限があり、これによって、輝度信号Ｙメモリ
ブロック１６．１９あるいは色差信号（Ｒ−Ｙ）、（Ｂ
−Ｙ）のメモリブロック１７．１８．２０．２１のうち
のいずれかのメモリブロックに画面の垂直方向１本分の
静止画データが保持される。

なお、第９図に示すようにヘッダーブロックとデータブ
ロックとを一括してパケットと称する。

従って、ｎ度信号Ｙの１画面分の静止画データには４５
６パケツト必要であり、また、静止画デコーダ９のメモ
リブレーン１２．１３のうちのどららかに１画面分のデ
ータを伝送するには以下に示すデータ量及び伝送時間が
必要である。

■データΦ 輝度信号Ｙ４５６パケツト：＝　１３３１５２ワ一ド色
差信号（Ｒ−Ｙｌ　　　１１４バケツ１〜＝　３３２ｆ
ｌｆｌワード＝　３９９４５６バイト ただし、１バイト＝８ピット＝１画素 ■伝送時間 １Ｐモード　　　　　２．２６４４　ｓｅｃ／１画面２
Ｐモード　　　　　４．５２８９　ｓｅｃ／１画面第２
図に示したディスク６は標準テレビジョン方式のうちの
ＰＡＬ方式呼びＮＴＳＣ方式を共用するためにディスク
上には１Ｉｉ５７２ライン（画素）の形態の画像データ
が記録されている。

このため、再生用の静止画デコーダ９は第１１図に承り
ようにＰＡＬ用の静止画デコーダ２５及びＮＴＳＣ用の
静止画デコーダ２６の２種類があり、ＮＴＳＣ用の静止
画デコーダ２６は静止画伝送系■より伝送される縦５７
２ライン（画素）の静１１画データを縦４７６ライン（
画素）の静止画ｆ−夕に変換する。

つまり、第１１図に示すように縦５７２ライン（画素）
の画像データを記録したディスクを再生装置で再生して
、伝送される静止画データをＰＡＬ用の静止画デコーダ
２５に供給すれば、縦５７２ライン（画素）のＰ△［方
式の画像信号が１りられ、ＮＴＳＣ用の静止画デコーダ
２６に供給すれば、４７６ラインのＮＴＳＣ方式の画像
信号が得られる。

この際、ＮＴＳＣ用の静止画デコーダ２６は画面の下部
の切捨てをしないために、第１１図に示すようにライン
数変換を行なって、良好なＮＴＳＣ方式の画像信号を出
力する。

ところで、上述したメモリブレーン１２．１３の１面を
構成するために（ま約４００　（ｋバイト）のメモリの
記憶容量が必要であるため、静止画デコーダ９は高価と
なり、システム全体の価格の低下が図りにくくなる。

そこで、第１２図（Ａ）に示したフレーム画が供給され
た際に、第１２図（Ｂ）に斜線を施した千鳥内の静止画
データのみを静止画デコーダ９のメモリーブレーン１２
．１３に取り込み、表示する際には第１２図（Ｂ）に斜
線を施した画素でこの画素に近接した位置の斜線を施し
ていない画素を代表して表示するような画像信号を合成
して出力するハーフメモリデコーダを用いることにより
コストの低減化を図ることができる。

ハーフメモリデコーダは１画面分の表示のための信号処
理を約２００　（ｋバイト）のメモリで（−１なうよう
に構成さねているで、上述した約４００（ｋバイト）の
メモリが必要な静止画デコーダ（以下、ハーフメモリデ
コーダに対する用語としてはフルメモリデコーダと配り
こともある）に比べてコストは麦となる。

また、記録系及び静止画伝送系Ｖでは第１３図（八）に
示したフレーム画と第１３図（Ｂ）に示した千鳥内との
２種類の静止画データを伝送することができる。

千鳥内を伝送する際には第１２図（Ｂ）において斜線を
施した画素データを取り出し伝送する。

静止画デコーダでは第１４図（Ａ）及び第１４図（Ｂ）
に示したように適切なモードの画像信号を出力すること
ができる。

つまり、第１４図（Ａ）は静止画伝送系■よりフレーム
画の静止画データが伝送される場合であり、この場合、
静止画デコーダがフルメモリデコーダの場合はフレーム
画が伝送され、ハーフメモリデコーダの場合は千鳥内が
伝送される。

また、１４図（Ｂ）の場合は静止画伝送系Ｖより千鳥内
の静止画データが伝送される場合であり、この場合、静
止画デコーダの種類にかかわらず千鳥内が再生される。

また、伝送形態としてフレーム画と千鳥内との相違は以
下の表の通りになる。

なお、上記表は１Ｐモ一ド伝送時のデータである。

（解決すべき問題点） ところで、上述したディスクを再生するディスク再生Ｂ
Ｍは、ディスクを回転駆動し、センυの位置制御を行な
って、記録信号を再生する再生部とこの再生部から出力
される再生記録信号のデジタル信＠処理を行なう信号処
理部とに大別される。

ところで、上述した信号処理部の調整・試験・修理・試
作等を行なう場合には、例えば、カラーパー信号等の試
験信号を供給して所定の’３！ｌ埋を行なうことが必要
である。

例えば、試験信号を記録したディスクが用意されていて
も再生部が十分調整さ机ていない状態であると、信号処
理部に試験信号を供給することができない。また、再生
部が作動状態にあっても必要とする試験信号がディスク
に記録されていない場合には、必要とする試験信号をデ
ィスクに記録してから試験・調整・直埋・試作等を行な
う必要があり、ディスクへの記録には時間がかかるため
、迅速にこれらの作業を処理することができず、また、
コストの低減化を図りにくいという問題点を右していた
。

特に開発設計段階においては、必要とされる試験信号が
あらかじめ予測できないことが多く、このため、必要と
される試験信号が判明してから必要とされる試験信号を
ディスクに記録していたのでは聞発設８１の予定が大幅
に狂ってしまったりするという問題点を有していた。

さらに、ディスクに試験信号を記録し、記録された試験
信号をディスクより再生する場合は、ディスク再生装置
が必要であり、ディスク再生￥装置は、同動部分等を有
しており、同一の試験信号を反復して出力する用途では
信頼性に疑問があるという問題点も有していた。

そこで、本発明は上述した問題点を解決するため（こ、
試験信号に関する情報信号を本来必要とされる情報量よ
りも少ない情報♀の情報信号として記憶回路に記録し、
この記憶回路より読み出された情報信号に所定の信号処
理を施して必要とする試験信号を復元することにより記
憶回路の記憶容量を削減でき、また、迅速に必要とされ
る試験信号を得ることができる試験信号発生装置を提供
することを目的とする。

（問題点を解決するための手段） 本発明は上述した問題点を解決するために第１図に示す
如き構成の試験信号発生装置を提供するものである。第
１図に示した試験信号発生装５１！、試験信号に関する
表示情報信号と位応情ｔｔｌ信号とが記憶された第１の
記憶回路（ＲＯＭ３１）と、試験信号が表示される各画
素に１＝１対応の表示情報信号を記憶する記憶容ωを有
する第２の記憶回路（ＲＡＭ３５）と、 外部からの試験信号の選択要求に対応して前記ＲＯＭ３
１に配憶された前記表示情報信号及び情誼情報信号を読
み出し、読み出した表示情報信号及び位置情報信号から
試験信号が表示される各画素に１：１対応の表示情報信
号を発生させてＲＡＭ３５のアドレス空間上に展開し、
外部からの試験信号の送出要求に対応して送出開始信号
を出力する制御回路（ＣＰＵ３２）と、 ＣＰＵ３２から出力される送出開始信号に対応してＲＡ
Ｍ３５のアドレス空間上に展開された表示情報信号を外
部で必要とされる形態の試験信号に変換して出力するイ
ンターフェース回路３６とより構成される。

（実　施　Ｖ／４） 調整・試験・修理・試作を行なう際に必要とされる試験
信号としては以下に示すものがある。

１００％カラーパー信号 ７０％０％カラーバー 全自画 全黒画 マルチバース１−信号 ｓ　ｉ　ｎ２パルス及びバー信号 ここで、例えば、輝度信号に関して縦５７２ライン（画
素）、横４５６ドツト（画素）で伝送すると、伝送され
る総画素は４　’５６　Ｘ　５７２で、これは２６０８
３２、つまり、約２６万画素のデータ値が必要となる。

自然画等では画像に規則性がないため約２６万の画素デ
ータが必要であるが、上述した試験信号、例えば、第１
５図に示したカラーバー信号の場合は、同じ画素データ
が連続して表示されており、この際に、表示用のメモリ
には、第１６図に示すように、輝度信号Ｙ、邑動差信号
Ｒ−Ｙ）及び（Ｂ−Ｙ）それぞれ８種類の画素データが
規１′！ｌｌ的に配列されている。例えば、試験信号の
データは８種類の輝度信号成分及び各画素の色情報が必
要となる。

第１６図において、それぞれのメモリの空間内に記載さ
れた英字及び数字はその空間に記録されている情報を示
している。つまり、縦横それぞれ一定の距離にわたって
表示される部分に対応する静止画デコーダのメモリのア
ドレス空間には連続的に同一の表示情報のデータが記録
されている。

そこで、試験信号の表示情報を各画素単位、つまり、各
画素と１＝１対応で記録するのではなく、表示情報と、
表示範囲の位置情報とからなる情報として記録すること
により、記録に必要とするアドレス空間を大幅に減少さ
せることができる。

また、上述した表示情報の伯に、ディスクには、前述し
たように位置情報信号・時間情報信号・同期信号等が、
ヘッダー信号として所定の情報量の表示信号（データ信
号）の前に配置されている。

従って、記憶素子に記憶する際にも上述したヘッダー信
号をデータ信号に付加して記録する。

第１図は本発明になる試験信号発生装置の一実施例のブ
ロック系統図である。

第１図において３１は、上述した試験信号の情報が表示
情報、位置情報、ヘッダー信号の情報が記録される読み
出し専用の記憶素子（以下、ＲＯＭと記す）で、ＲＯＭ
３１は制御回路であるＣ　Ｐ　Ｕ　３２に接続している
。

ＣＰｔＪ３２は、外部からの必要とする試験信号の選択
要求、例えば、エントリースイッチ３３及びデータ設定
スイッチ３４で設定される選択要求に対応して所定アド
レスに記録されている試験信号の関連情報をＲＯＭ３１
より読み出す。

ＣＰＩＪ３２はＲＯＭ３１より読み出された表示情報、
位置情報より表示のための情報、つまり、第１６図に示
した各画素に１：１対応した試験信号の表示のためのデ
ータを発生してランダム・アクセス・メモリ（以下、Ｒ
ＡＭと記す）３５に転送し、ＲＡＭ３５のアドレス空間
上に情報を展開する。

つまり、前述したように１：１対応の表示情報の容量は
３８４　（ｋバイト）必要であり、他のヘッダー信号等
の展開のための容量も含めてＲＡＭ３５の記憶容−は第
１図に示すように５１２（ｋバイト）と設定されている
。

ＣＰＵ３２はＲＡＭ３５のアドレス空間上に展開した表
示情報を読み出すための制Ｗ信号をインターフェース回
路３６に供給し、インターフェース回路３６はＣＰＵ３
２よりのｖＨＸＩ信号に塁いて、表示のために必要とさ
れる情報が記録されているＲＡＭ３５の所定のアドレス
に記録されている表示情報を所定の順にアクセスして出
力端子３７より出力する。

ここで、出力端子３７は、例えば、３６ビンの出力端子
で、従って、出力端子３７から出力される情報信号は、
再生部から出力される情報信号と等間な情報信号が出力
されることになるので、例えば、第１７図に示すように
システムを構成することにより面易的な静止画に関する
デジタルビデオ信号の再生システムが構築できる。

第１７図において、３８は第１図に示した試験信号発生
装置であり、試験信号発生ｉ置３８から出力される情報
信号（第１図に示した端子３７より出力される情報信号
、具体的には第１７図に示すように第３チヤンネルのデ
ータ［３ＣＩ＋データ］、第４ヂヤンネルの伝送データ
［４Ｃ１１データ］、同期信号［ｆｓｌ、クロック信号
［ＲＰＣＬに］）はディスク記録の際に用いる記録系信
号処理部３９に端子４０を介して供給され、記録系信号
処理部３９の端子４０からはクロック信号［ＣＬＫ］が
試験信号発生装置３８の端子３７に供給される。

記録系信号処理部３つに供給された試験信号の情報信号
はＦＭ変調された５ＮＲＺ信号として信号処理部（デコ
ーダ）４１に供給され、デコーダ４１からは同期信号（
ＳＹＮＣ）が供給されるので、記録信号処理部３つはデ
コーダ４１から供給される同期信号（ＳＹＮＣ）に同ｍ
して上述したＦＭ変調された５ＮＲＺ信号を出力する。

デコーダ４１では再生部から供給された信号と同様に所
定の信号処理、例えば、ＮＲＺ復調、誤り検出、誤り訂
正等に関する信号処理を施した後、所定の標準テレビシ
コン方式に準拠した形態のカラー映像信号として第１７
図中には図示していない表示装置へ出力する。

第１８図は第１図に示した試験信号発生装置の操作パネ
ルを示す図で、第１８図において、４２は電源スィッチ
、４３はｆｆｉ源スイッチ４２を操作して試験信号発生
装置に電源が投入されたことを表示するインジケータ、
４４は第８図を用いて説明した１Ｐモードと２Ｐモード
とを選択切換するスイッチ、４５は第１２図乃至第１４
図を用いて説明したフレーム画と千鳥画とを選択切換す
るスイッチ、４６は第３図及び第６図を用いて説明した
古さ込みメモリのブレーンを指定するスイッチ、４７（
ま第３図及び第６図を用いて説明した表示メ℃りのメ［
リブレーンを指定するスイッチ、４８μに示画像を画面
上で移動させるワイプ！ＩＪ　ｆｌのＯＮ、ＯＦＦを選
択切換するスイッチで、スイッチ４４乃至スイッチ４８
はヘッダー信号の設定をｈうためのスイッチである。

４９は表示する試験信号の種類を選択切換するためのス
イッチ、５０ｔま試験１工号に関する情報をＲＯＭ３１
より読み出した情報に対応してＲＡＭ３５上に表示デー
タを展間するための処理を開始を指示するｔこめのスイ
ッチ、５１ｔよデータ展１＋ｉｌ中を表示するインジケ
ータ、５２４．１　ＲＡＭ３５上にデータ展間が終了し
たことを表示するインジケータ、巳）３はＲＡＭ３５上
に展間したデータを送出中である口とを表示するインジ
ケータ、５．Ｎよ１でへＭ３５上に展開した表示情報を
出力端子３７Ｊ、りを送出さぜるための指示を与えるス
イッチである。

第１８図に示した試験信号発生器３８を使用する際には
、スイッチ４２を操作して電源を投入し、インジケータ
４３により電源が投入されたことを確認した後、スイッ
チ４４乃至４８を所定の状態に設定し、次にスイッチ４
９を操作して必要とされる情報信号を選択した後、スイ
ッチ５０を操作してスイッチ４９で選択した表示情報を
ＲＯＭ３１より読み出してＲＡＭ３５土に展開して表示
データを展開させる。この展開処理中にはインジケータ
５１が点灯する。

ＲＡＭ３５のアドレス空間上に展開が終了するとインジ
ケータ５２が点灯する。インジケータ５２が点灯した後
、スイッチ５４を操作することにより、ＲＡＭ３５上に
ｒＦ＆ｎされた表示情報を出力端子３７より出力するこ
とができ、この際、表示データ送出中を示すインジケー
タ５３が点灯する。

上述したように本発明になる試験信号発生￥Ａ置では試
験信号を発生させるのに必要な最小限のデータをＲＯＭ
３１に記録しておき、必要な際にＣＰＵ３２よりの命令
によりＲＡＭ３５のメモリ空間上にヘッダ信号（ヘッダ
ブロック）と共にデータブロック展間するように構成さ
れているので、使用する試験信号に関するデータは１枚
の画像部のデータであればよく、つまり、必要とする試
験信号毎に１（八Ｍ３５のメモリ空間上に展開を行なう
ことにより多■のメモリを節約することができる。

また、この展開の際に試験信号に関するデータをＲＡＭ
３５上で並べ変える必要があるため、タイムラグが発生
するが、アナログ映像信号出力のレベル・位相等の調整
にあたっては調整工稈間のに旧聞的余裕があるため、Ｒ
ＡＭ３５上でデータを展間する際に生ずるタイムラグは
問題とならない。なお、ＣＰＵ３２の処理速度が十分に
高速度であれば、ＲＡＭ３５のメモリ空間上で試験信号
のデータを展開を行なう必要がなくなるので、ＲＡＭ３
５は必ずしも必要ではなくなる。

さらに、ディスクに試Ｍ信号を記録するには上述したよ
うに時間・コストがかかるため、例えば、デコーダ４１
のテス］・信号として要求される試験信号であれば、同
一の試験信号を反復して使用するので、本発明になる試
験信号発生１！置のようなＥＥ系の試験信号発生装置は
たいへん有用なものとなる。

（発明の効果） 本発明は上述の如き構成であるので、情報信号記録媒体
に情報信号を記録した後、再生して必要とする試験信号
を得る場合に比べて迅速に、かつ、安価に必要とされる
試験信号を得ることができ、また、同一の試験信号を反
復使用する調整時・試験等の際に必要となる同一の試験
信号を反復して出力することが容易に可能となり、さら
に、必要とする試験信号に関する情報信号を必要最小限
の情報量の情報信号として記憶回路に記録でさ、記憶回
路の記憶容１を低減できるという利点を有する。

【図面の簡単な説明】

第１図は本発明になる試験信号発生装置の−実施例のブ
ロック系統図、第２図は静止画伝送系のシステムの一例
のブロック系統図、第３図は静止画デコーダを構成する
メモリブレーンを説明するためのブロック系統図、第４
図は静止画デコーダを構成するメモリブレーンの記憶容
量を説明するための図、第５図は輝度信号Ｙと色差信号
（Ｒ−Ｙ）、（Ｂ−Ｙ）との対応関係を説明するための
図、第６図は第３図中に示したメモリブレーンを構成す
るメモリブロックを説明するためのブロック系統図、第
７図は伝送チャンネルを説明するための図、第８図は１
Ｐモードと２Ｐモードとを説明するための図、第９図は
ヘッダーブロックとデータブロックとを説明するための
図、第１０図は伝送される静止画データの走査方向を説
明するだめの図、第１１図はＰＡＬ−ＮＴＳＣ変換を説
明するための図、第１２図はフレーム画と千鳥画との伝
送方法を説明するための図、第１３図はフレーム画及び
千鳥画の静止画データの形態を説明するための図、第１
４図ｔユ伝送される静止画ラフータの種類と静止画デコ
ーダの種類との対応関係を説明するための図、第１５図
はカラーバースト信号を説明するための図、第１６図は
試験伝号に１１１１する表示情報のメモリ上で展開状態
を説明するための図、第１７図は第１図に示した試験（
ｊ″；′３発生装置を用いた簡易的な静止画信号発生装
置のブロック系統図、第１８図は第１図に丞しＩこ試験
信号発生装置のフロントパネルの一例を示１図である。 ３１・・・リード・オンリー・メモリ（ＲＯＭ）、３２
・・・ＣＰＵ、３３・・・エントリースイッチ、３４・
・・データ設定スイッチ、 ３５・・・ランダム・アクセス・メモリ（ＲＡＭ）、３
６・・・インターフェース回路、 ３７・・・出力端子。 特　許　出願人　日本ビクター株式会社Ｔ　Ｉ５　目 オ６目 オフ凋 才ｆ３Ｆｉ１ 才　ｑ　同 ２　１（ω％ｋｏＴＬ＋９゛ｖ−ダ′ 才１３ｒＥＪ ｊｒ＋６　屈 才　１７　　目 才（ｌ

Claims (1)

1. 【特許請求の範囲】 試験信号に関する表示情報信号と位置情報信号とが記憶
   された第１の記憶回路と、 試験信号が表示される各画素に１：１対応の表示情報信
   号を記憶する記憶容量を有する第２の記憶回路と、 外部からの試験信号の選択要求に対応して前記第１の記
   憶回路に記憶された前記表示情報信号及び位置情報信号
   を読み出し、読み出した表示情報信号及び位置情報信号
   から試験信号が表示される各画素に１：１対応の表示情
   報信号を発生させて前記第２の記憶回路のアドレス空間
   上に展開し、外部からの試験信号の送出要求に対応して
   送出開始信号を出力する制御回路と、 前記制御回路から出力される送出開始信号に対応して前
   記第２の記憶回路のアドレス空間上に展開された表示情
   報信号を外部で必要とされる形態の試験信号に変換して
   出力するインターフェース回路とから構成される試験信
   号発生装置。