JPS6238339Y2 - - Google Patents
Info
- Publication number
- JPS6238339Y2 JPS6238339Y2 JP4608279U JP4608279U JPS6238339Y2 JP S6238339 Y2 JPS6238339 Y2 JP S6238339Y2 JP 4608279 U JP4608279 U JP 4608279U JP 4608279 U JP4608279 U JP 4608279U JP S6238339 Y2 JPS6238339 Y2 JP S6238339Y2
- Authority
- JP
- Japan
- Prior art keywords
- resonator
- subtracter
- adder
- semiconductor
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Networks Using Active Elements (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Description
【考案の詳細な説明】
本考案はイコライザ回路装置に関するもので、
特性の改善を図ることを目的とするものである。
特性の改善を図ることを目的とするものである。
たとえばこの種のイコライザ回路装置として、
第1図のように差動増幅器1、共振子2(21,
22〜2n)、利得調整抵抗3(31,32,〜
3n)、抵抗4,5で形成した場合、すなわち共
振子2の入力インピーダンス特性を増幅器1で直
接合成するようにした場合、利得調整抵抗3によ
る最大,最小値での特性は満足するものが得られ
る。しかし中間から最少変化位置での特性が悪
く、多周波ポイントのグラフイツクイコライザで
は全帯域のレベルコントローラと化してしまう傾
向にある。その原因は抵抗4,5に対して共振子
2の入力インピーダンスの与える利得の最大増減
値を利得調整抵抗3の合成値が制限する形にな
り、したがつて共振子2のインピーダンスに対し
て利得調整抵抗3の抵抗値を大きくしなければな
らない。したがつて抵抗3は共振子2に対し直列
に入る関係で特性を悪化させている。
第1図のように差動増幅器1、共振子2(21,
22〜2n)、利得調整抵抗3(31,32,〜
3n)、抵抗4,5で形成した場合、すなわち共
振子2の入力インピーダンス特性を増幅器1で直
接合成するようにした場合、利得調整抵抗3によ
る最大,最小値での特性は満足するものが得られ
る。しかし中間から最少変化位置での特性が悪
く、多周波ポイントのグラフイツクイコライザで
は全帯域のレベルコントローラと化してしまう傾
向にある。その原因は抵抗4,5に対して共振子
2の入力インピーダンスの与える利得の最大増減
値を利得調整抵抗3の合成値が制限する形にな
り、したがつて共振子2のインピーダンスに対し
て利得調整抵抗3の抵抗値を大きくしなければな
らない。したがつて抵抗3は共振子2に対し直列
に入る関係で特性を悪化させている。
また第2図に示すように入出力間に減算器6,
加算器7を設け、さらに第1図の利得調整抵抗
3,共振子2に相当する利得調整抵抗8,共振子
9でもつて形成した場合、減算器6の出力とゲイ
ン調整用抵抗8との間に共振子9すなわちイコラ
イザ部を設ける関係上、使用する共振子9として
はLCRの共振回路または同調増幅回路を使用し
なければならない。LCRの共振回路は構成的に
外部から影響を受けやすいと共に低い周波数に使
用するLに問題がある。また同調増幅回路は回路
構成が複雑であり構成素子も多くなる欠点があ
る。
加算器7を設け、さらに第1図の利得調整抵抗
3,共振子2に相当する利得調整抵抗8,共振子
9でもつて形成した場合、減算器6の出力とゲイ
ン調整用抵抗8との間に共振子9すなわちイコラ
イザ部を設ける関係上、使用する共振子9として
はLCRの共振回路または同調増幅回路を使用し
なければならない。LCRの共振回路は構成的に
外部から影響を受けやすいと共に低い周波数に使
用するLに問題がある。また同調増幅回路は回路
構成が複雑であり構成素子も多くなる欠点があ
る。
さらに第3図イ,ロのようにオペアンプを用い
た半導体共振子を使用したくても同共振子の共振
インピーダンスZonは半導体共振回路の入力イン
ピーダンス(入力端子とアース間)で作用するた
めに使用することができない。
た半導体共振子を使用したくても同共振子の共振
インピーダンスZonは半導体共振回路の入力イン
ピーダンス(入力端子とアース間)で作用するた
めに使用することができない。
本考案はこのような欠点を除去したもので、以
下第4図の一実施例により説明する。ここで6,
7,8,81,82は第2図の場合と同じであ
る。異なるのは101,102として半導体共振
子を使用し、半導体共振子用電源11の中点Nを
半導体共振子10の共通ラインとして減算器6の
出力回路に接続し、同共振子10を電源11を含
めフローテイング状態にしている点である。すな
わち共振子10の電源を減算器6,加算器7とは
別の電源とし、入力端子と共通ライン間の入力イ
ンピーダンスが共振特性をもつ半導体共振子を使
用できるようにしている。
下第4図の一実施例により説明する。ここで6,
7,8,81,82は第2図の場合と同じであ
る。異なるのは101,102として半導体共振
子を使用し、半導体共振子用電源11の中点Nを
半導体共振子10の共通ラインとして減算器6の
出力回路に接続し、同共振子10を電源11を含
めフローテイング状態にしている点である。すな
わち共振子10の電源を減算器6,加算器7とは
別の電源とし、入力端子と共通ライン間の入力イ
ンピーダンスが共振特性をもつ半導体共振子を使
用できるようにしている。
したがつて利得調整抵抗8の抵抗値を共振子イ
ンピーダンスに影響をおよぼさないように小さく
できるためにグラフイツクなイコライザ特性が得
られる。
ンピーダンスに影響をおよぼさないように小さく
できるためにグラフイツクなイコライザ特性が得
られる。
上記実施例より明らかなように本考案によれば
半導体共振回路を用いることができ、任意のイコ
ライザ特性に設定することができる。
半導体共振回路を用いることができ、任意のイコ
ライザ特性に設定することができる。
第1図および第2図はそれぞれ従来のイコライ
ザ回路装置の結線図、第3図イ,ロは半導体共振
回路の結線図、第4図は本考案の一実施例による
イコライザ回路装置の結線図である。 6……減算器、7……加算器、8……利得調整
抵抗、10……半導体共振子、11……電源。
ザ回路装置の結線図、第3図イ,ロは半導体共振
回路の結線図、第4図は本考案の一実施例による
イコライザ回路装置の結線図である。 6……減算器、7……加算器、8……利得調整
抵抗、10……半導体共振子、11……電源。
Claims (1)
- 入出力端子間に減算器と加算器とを直列接続
し、上記減算器と加算器の両入力端子間に利得調
整用抵抗を設けると共に入力を上記抵抗に、共通
ラインを上記減算器の出力側に接続した半導体共
振回路を設け、かつ上記減算器および加算器の電
源とは異なる半導体共振回路の専用電源の中点を
上記共通ラインに接続したことを特徴とするイコ
ライザ回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4608279U JPS6238339Y2 (ja) | 1979-04-06 | 1979-04-06 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4608279U JPS6238339Y2 (ja) | 1979-04-06 | 1979-04-06 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS55146722U JPS55146722U (ja) | 1980-10-22 |
JPS6238339Y2 true JPS6238339Y2 (ja) | 1987-09-30 |
Family
ID=28925546
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4608279U Expired JPS6238339Y2 (ja) | 1979-04-06 | 1979-04-06 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6238339Y2 (ja) |
-
1979
- 1979-04-06 JP JP4608279U patent/JPS6238339Y2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS55146722U (ja) | 1980-10-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS584851B2 (ja) | シユウハスウヘンカンキ | |
US4122417A (en) | Variable equalizer | |
JPS6238339Y2 (ja) | ||
GB2147754A (en) | Frequency multiplying circuit | |
JPS58977Y2 (ja) | コウタイイキ c キユウデンリヨクゾウフクキ | |
JPS6138272Y2 (ja) | ||
JPS6340903Y2 (ja) | ||
JPS62200902A (ja) | 周波数特性補償回路 | |
JPS5846567Y2 (ja) | 高周波トランジスタc級増幅器のバイアス回路 | |
JP2707476B2 (ja) | Fm検波回路 | |
JPS5936017Y2 (ja) | ハイパスフイルタ | |
JPS6319925Y2 (ja) | ||
JPS6029233Y2 (ja) | フイルタ回路 | |
JPS5846568Y2 (ja) | 高周波トランジスタc級増幅器のバイアス回路 | |
JPS5844645Y2 (ja) | サウンド・イフエクト・アンブリフアイア | |
JPS602662Y2 (ja) | 狭帯域増幅回路 | |
JPS5918758Y2 (ja) | 多機能集積回路の外部回路接続装置 | |
JPS593883B2 (ja) | バイアス回路 | |
JPS6236339Y2 (ja) | ||
JPH0321064Y2 (ja) | ||
JPS6134748Y2 (ja) | ||
JPH0224259Y2 (ja) | ||
JPS6123862Y2 (ja) | ||
JPS58516U (ja) | グラフイツク・イコライザ回路 | |
JPS6143304Y2 (ja) |