JPS62274659A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS62274659A JPS62274659A JP61119518A JP11951886A JPS62274659A JP S62274659 A JPS62274659 A JP S62274659A JP 61119518 A JP61119518 A JP 61119518A JP 11951886 A JP11951886 A JP 11951886A JP S62274659 A JPS62274659 A JP S62274659A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- interconnection
- insulating film
- interlayer insulating
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 43
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 239000011229 interlayer Substances 0.000 claims abstract description 15
- 239000012535 impurity Substances 0.000 abstract description 13
- 238000005530 etching Methods 0.000 abstract description 5
- 238000000034 method Methods 0.000 abstract description 4
- 239000003990 capacitor Substances 0.000 abstract description 3
- 238000005516 engineering process Methods 0.000 abstract description 2
- 238000001020 plasma etching Methods 0.000 abstract description 2
- 238000002513 implantation Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 31
- 229910052751 metal Inorganic materials 0.000 description 23
- 239000002184 metal Substances 0.000 description 23
- 238000009792 diffusion process Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000003754 machining Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000002747 voluntary effect Effects 0.000 description 1
- 230000037303 wrinkles Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body (electrodes)
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body (electrodes) consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/117—Shapes of semiconductor bodies
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
３、発明の詳細な説明
〔産業上の利用分野〕
この発明は、高集積度を要求されろ半導体装置、特にそ
の信頼性の向上に関するものである。
の信頼性の向上に関するものである。
第６図は従来の半導体記憶装置において、アルミニウム
等の金属配線が半導体基板上の不純物拡散領域にコノタ
クトシている箇所の断面構造を示す図である。この図に
おいて、１は単結晶シリコン等の半導体基板、２は前記
半導体基板１に砒素等の不純物を拡散した不純物拡散層
、３は前記不純物拡散層２にコノタクトされたアルミニ
ウム等からなる第２層目の金属配線、４はトランジスタ
のトランスファーゲート コン等からなる第１層目の金属配線、５は前記第１層目
の金属配線４と第２層目の金属配線３とを絶縁する層間
絶縁膜、６は表面保護膜である。
等の金属配線が半導体基板上の不純物拡散領域にコノタ
クトシている箇所の断面構造を示す図である。この図に
おいて、１は単結晶シリコン等の半導体基板、２は前記
半導体基板１に砒素等の不純物を拡散した不純物拡散層
、３は前記不純物拡散層２にコノタクトされたアルミニ
ウム等からなる第２層目の金属配線、４はトランジスタ
のトランスファーゲート コン等からなる第１層目の金属配線、５は前記第１層目
の金属配線４と第２層目の金属配線３とを絶縁する層間
絶縁膜、６は表面保護膜である。
すなわち、この半導体記憶装置は、不純物拡散層２にコ
ンタクトされる第２層目の金属配線３とトランジ・スフ
のトランスファーゲートろ第１層目の金属配線４による
二層配線構造をとっている。そして、これらの各金属配
Ｐ４３，１１を電気的に絶縁する層間絶縁膜５にはコン
タクトホールが開けられており、このコンタクトホール
を介して第２層目の金属配線３は半導体基板１上の不純
物拡散層２に電気的に接続される。
ンタクトされる第２層目の金属配線３とトランジ・スフ
のトランスファーゲートろ第１層目の金属配線４による
二層配線構造をとっている。そして、これらの各金属配
Ｐ４３，１１を電気的に絶縁する層間絶縁膜５にはコン
タクトホールが開けられており、このコンタクトホール
を介して第２層目の金属配線３は半導体基板１上の不純
物拡散層２に電気的に接続される。
上記のような従来の二層配線構造をとった半導体装置で
は、第２層目の金属配線３を半導体装置１上の不純物拡
散層２に電気的に接続する場合、層間絶縁膜５にコンタ
クトホールを必要とした。
は、第２層目の金属配線３を半導体装置１上の不純物拡
散層２に電気的に接続する場合、層間絶縁膜５にコンタ
クトホールを必要とした。
このコンタクトホールの存在により層間絶縁膜５の段差
部での第２層目の金属配ｓ３のカバレッジの問題、これ
に伴う配線抵抗、コンタクト抵抗の増加および信頼性の
低下等の問題点があった。
部での第２層目の金属配ｓ３のカバレッジの問題、これ
に伴う配線抵抗、コンタクト抵抗の増加および信頼性の
低下等の問題点があった。
この発明は、かかる問題点を解決するためになされたも
ので、配線抵抗およびコンククト抵抗を低減できるとと
もに、信頼性の向上が可能な半導体装置を得る乙とを目
的とする。
ので、配線抵抗およびコンククト抵抗を低減できるとと
もに、信頼性の向上が可能な半導体装置を得る乙とを目
的とする。
この発明に係る半導体装置は、゛ト導体基板上の配線が
コンタクトされる領域の形状を凸状にしたものである。
コンタクトされる領域の形状を凸状にしたものである。
この発明においては、半導体基板上の配線がコンタクト
される領域が高くなり、配線が平坦化される。
される領域が高くなり、配線が平坦化される。
第１図はこの発明の半導体装置の一′３（流側の断面構
造を示す図である。この図において、第６図と同一符号
は同一部分を示し、１１は前記第２層目の金属配！ｌ１
１．３がコンタクトされる領域の形状を凸状にした半導
体基板、１２は前記半導体基板１１内に形成した不純物
拡散層である。
造を示す図である。この図において、第６図と同一符号
は同一部分を示し、１１は前記第２層目の金属配！ｌ１
１．３がコンタクトされる領域の形状を凸状にした半導
体基板、１２は前記半導体基板１１内に形成した不純物
拡散層である。
すなわち、この半導体装置では、層間絶縁膜５に開けら
れたコンタクトホールの空間を半導体基板１１が埋めて
おり、これに不純物拡散層１２が形成されているので、
第２層目の金属配線３を曲げることなくコンタクトでき
る。
れたコンタクトホールの空間を半導体基板１１が埋めて
おり、これに不純物拡散層１２が形成されているので、
第２層目の金属配線３を曲げることなくコンタクトでき
る。
次に、この半導体装置の一実施例の製造方法について説
明する。
明する。
まず、半導体基板１１上のコンタクトホールを形成する
領域のみをレジス１−等の工・ソチングマスクでマスク
し、反応性イオンエッチ等の異方性工・ソチングで半導
体基板１１をエツチングする。その後、半導体記憶装置
であれば素子の構成に必要なＩ・ランジスタ、抵抗器、
キャパシタ等を不純物注入等により形成した後、層間絶
縁膜５を成膜する。ここまでの工程を終えた状態を示し
たのが第２図である。
領域のみをレジス１−等の工・ソチングマスクでマスク
し、反応性イオンエッチ等の異方性工・ソチングで半導
体基板１１をエツチングする。その後、半導体記憶装置
であれば素子の構成に必要なＩ・ランジスタ、抵抗器、
キャパシタ等を不純物注入等により形成した後、層間絶
縁膜５を成膜する。ここまでの工程を終えた状態を示し
たのが第２図である。
次に、層間絶縁膜５の表面をエッチバック法等の平坦化
技術により、不純物拡散を行った半導体基板１１の凸部
の上面が表面に露出するまでエツチングする。このよう
にすることにより、第２層目の金属配線３を形成する下
地の段差がなくなり、形成される第２層目の金属配線３
が平坦化される。
技術により、不純物拡散を行った半導体基板１１の凸部
の上面が表面に露出するまでエツチングする。このよう
にすることにより、第２層目の金属配線３を形成する下
地の段差がなくなり、形成される第２層目の金属配線３
が平坦化される。
第３図は他の製造方法を説明するための図で、層間絶縁
膜５を成膜するまでの工程は上記の説明と全く同一であ
るが、この製造方法では、この後、層１７５１ 絶１７
３ ＷｆＡ ５のコンタクトホールをウェットエッチ等
の等方性エツチングにより穴開けし、熱処理等により層
間絶縁１１ｉ５の表面をなだらかにし、第２層目の金属
配線３の下地の段差を小さくしている。
膜５を成膜するまでの工程は上記の説明と全く同一であ
るが、この製造方法では、この後、層１７５１ 絶１７
３ ＷｆＡ ５のコンタクトホールをウェットエッチ等
の等方性エツチングにより穴開けし、熱処理等により層
間絶縁１１ｉ５の表面をなだらかにし、第２層目の金属
配線３の下地の段差を小さくしている。
また第４図に示すように、半導体基板１１をエツチング
により凸状に加工した後、ウェットエッチ等のエツチン
グ処理によりその凸状の部分の上面を平面から曲面にし
てやれば、第２層目の金属配ｓ３とのコンタクト面積が
拡大され、コンククト抵抗が減少する。
により凸状に加工した後、ウェットエッチ等のエツチン
グ処理によりその凸状の部分の上面を平面から曲面にし
てやれば、第２層目の金属配ｓ３とのコンタクト面積が
拡大され、コンククト抵抗が減少する。
なお、上記各実施例では半導体記憶装置を例として述べ
たが、この発明はコンタクトホールを必要とする半導体
装置全般に適用できることはいうまでもない。
たが、この発明はコンタクトホールを必要とする半導体
装置全般に適用できることはいうまでもない。
またこれまでの各実施例は、金属配線がコンタクトする
領域が半導体基板１１である場合について述べたが、他
の金属配線等にコンタクトする場合であっても全く同様
である。
領域が半導体基板１１である場合について述べたが、他
の金属配線等にコンタクトする場合であっても全く同様
である。
例えば、第５図に示したように二層配線構造をとった半
導体装置において、第２Ｈ目の金属配線３がコンタクト
される領域の第１層目の金属配線４の形状を、凸状にし
た構造にしてもよい。ここで、この第２層目の金属配線
３の形状は、下地の半導体基板１１を凸状に加工するこ
とにより凸状にされているが、第１層目の金属配線４を
形成する多結晶シリコンは下地の段差に対するカバレッ
ジがよいため、下地の半導体基板１１が凸状であっても
問題はない。
導体装置において、第２Ｈ目の金属配線３がコンタクト
される領域の第１層目の金属配線４の形状を、凸状にし
た構造にしてもよい。ここで、この第２層目の金属配線
３の形状は、下地の半導体基板１１を凸状に加工するこ
とにより凸状にされているが、第１層目の金属配線４を
形成する多結晶シリコンは下地の段差に対するカバレッ
ジがよいため、下地の半導体基板１１が凸状であっても
問題はない。
この発明は以上説明したとおり、半導体基板上の配線が
コンタクトされる領域の形状を凸状にしたので、配線が
大幅に平坦化され、従来の下地の段差部でのカバし・ツ
ジの問題、これに伴う配線抵抗およびコンタク１−抵抗
の増加等の問題が改善され、信頼性が向上するという効
果がある。
コンタクトされる領域の形状を凸状にしたので、配線が
大幅に平坦化され、従来の下地の段差部でのカバし・ツ
ジの問題、これに伴う配線抵抗およびコンタク１−抵抗
の増加等の問題が改善され、信頼性が向上するという効
果がある。
第１図はこの発明の半導体装置の一実施例の断面構造を
示す図、第２図は第１図に示した゛ト導体装置の製造方
法を説明するための図、第３図、第４図および第５図８
よこの発明の他の実施例の断面構造を示す図、第６図は
従来の半導体装置の断面構造を示す図である。 図において、３ば第２層目の金属配線、４は第１層目の
金属配線、５は層間絶縁膜、６は表面保護膜、１１は半
導体基板、１２は不純物拡散層である。 なお、各図中の同一符号は同一または相当部分を示す。 代理人 大 岩 増 雄 （外２名）第１図 第２図 第３図 第４図 第５図 第６図 手続補正書（自発） 昭和６１年１２月２２ 日
示す図、第２図は第１図に示した゛ト導体装置の製造方
法を説明するための図、第３図、第４図および第５図８
よこの発明の他の実施例の断面構造を示す図、第６図は
従来の半導体装置の断面構造を示す図である。 図において、３ば第２層目の金属配線、４は第１層目の
金属配線、５は層間絶縁膜、６は表面保護膜、１１は半
導体基板、１２は不純物拡散層である。 なお、各図中の同一符号は同一または相当部分を示す。 代理人 大 岩 増 雄 （外２名）第１図 第２図 第３図 第４図 第５図 第６図 手続補正書（自発） 昭和６１年１２月２２ 日
Claims (2)
- （１）半導体基板上の配線がコンタクトされる領域の形
状を凸状にしたことを特徴とする半導体装置。 - （２）層間絶縁膜を有する半導体装置の層間絶縁膜を介
してコンタクトされる領域をこの層間絶縁膜の高さまで
引き上げたことを特徴とする特許請求の範囲第（１）項
記載の半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61119518A JPS62274659A (ja) | 1986-05-22 | 1986-05-22 | 半導体装置 |
| US07/049,264 US4884121A (en) | 1986-05-22 | 1987-05-13 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61119518A JPS62274659A (ja) | 1986-05-22 | 1986-05-22 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62274659A true JPS62274659A (ja) | 1987-11-28 |
Family
ID=14763255
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61119518A Pending JPS62274659A (ja) | 1986-05-22 | 1986-05-22 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4884121A (ja) |
| JP (1) | JPS62274659A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0541378A (ja) * | 1991-03-15 | 1993-02-19 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| EP0510604A3 (en) * | 1991-04-23 | 2001-05-09 | Canon Kabushiki Kaisha | Semiconductor device and method of manufacturing the same |
| KR930011125B1 (ko) * | 1991-06-11 | 1993-11-24 | 삼성전자 주식회사 | 반도체 메모리장치 |
| JP4301227B2 (ja) * | 2005-09-15 | 2009-07-22 | セイコーエプソン株式会社 | 電気光学装置及びその製造方法、電子機器並びにコンデンサー |
| CN113471233B (zh) * | 2015-02-27 | 2022-04-15 | 索尼公司 | 固态成像装置及电子装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3509433A (en) * | 1967-05-01 | 1970-04-28 | Fairchild Camera Instr Co | Contacts for buried layer in a dielectrically isolated semiconductor pocket |
| US3631307A (en) * | 1970-02-13 | 1971-12-28 | Itt | Semiconductor structures having improved high-frequency response and power dissipation capabilities |
| JPS5239378A (en) * | 1975-09-23 | 1977-03-26 | Seiko Epson Corp | Silicon-gated mos type semiconductor device |
| JPS58213450A (ja) * | 1982-06-04 | 1983-12-12 | Toshiba Corp | 半導体装置の多層配線構造 |
-
1986
- 1986-05-22 JP JP61119518A patent/JPS62274659A/ja active Pending
-
1987
- 1987-05-13 US US07/049,264 patent/US4884121A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US4884121A (en) | 1989-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3195679B2 (ja) | 集積回路の部分内部配線導体の製造法 | |
| JP2820187B2 (ja) | 半導体装置の製造方法 | |
| US5838049A (en) | Semiconductor device incorporating a contact and manufacture thereof | |
| US5466638A (en) | Method of manufacturing a metal interconnect with high resistance to electromigration | |
| JPS6173370A (ja) | 半導体装置及びその製造方法 | |
| JPH0424861B2 (ja) | ||
| JPS6232630A (ja) | コンタクトプラグの形成方法 | |
| JPH06177132A (ja) | 集積回路における相互接続構成体の製造方法 | |
| KR20010071967A (ko) | 매립된 국부 상호연결부 | |
| US6117792A (en) | Method for manufacturing semiconductor device | |
| JP3025733B2 (ja) | 半導体集積回路装置 | |
| JP2894740B2 (ja) | Ｍｏｓ型半導体装置 | |
| JPS62274659A (ja) | 半導体装置 | |
| JP3256946B2 (ja) | コンタクト形成方法 | |
| JPH05121727A (ja) | 半導体装置及びその製造方法 | |
| US5703391A (en) | Semiconductor device having element isolating insulating film in contact hole | |
| KR100265839B1 (ko) | 반도체 소자의 금속배선 형 성방법 | |
| JPH0620997A (ja) | 半導体装置およびその製造方法 | |
| JPS62224077A (ja) | 半導体集積回路装置 | |
| JPS632375A (ja) | 半導体記憶装置の製造方法 | |
| JPH0586653B2 (ja) | ||
| JP3112036B2 (ja) | 半導体装置の製造方法 | |
| KR0147636B1 (ko) | 얇은 접합을 보호하는 배선 구조를 가지는 반도체 장치 및 그 제조방법 | |
| JP2761334B2 (ja) | 半導体装置の製法 | |
| KR0147648B1 (ko) | 반도체 장치의 층간절연층 평탄화방법 |