JPS62235822A - 誤り訂正復号方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （技術分野） 本発明は、特に符号化伝送方式による文字放送システム
において好適に利用できる誤り訂正復号方式に関する。

″ （従来技術〉 文字放送においては、符号化伝送方式（コード方式ある
いはハイブリッド方式と称されることもある）を標準方
式とすることが、昭和６０年３月の電波技術審議会によ
る答申を受けて、昭和６０年１０月に郵政省省令告示と
して制定され、現在実用化されつつある。

この符号化伝送方式による文字放送においては、送信側
から、文字１図形などの画像情報や付加音情報等の文字
放送信号を、テレビジョン映像信号の垂直帰線消去期間
における映像信号の無い部分の水平走査期間（Ｈ）を利
用して、その１水平走査期間を単位長とするデータパケ
ット形式で、符号（コード）の形態で時分割多重して送
信し、受信側においては、受信した符号（コード）を文
字放送受信機により抜き取ってそれに対応する文字。

図形などの画像や付加音に復号し、テレビジョン受像機
のディスプレイ装置（表示部）を介して視°聰する。

第６図は、一般的な文字放送受信機のブロック回路の一
例を示している。なお、厚かる文字放送受信機の基本的
構成については既に公知であるから、ここではその概略
を説明するにとどめる。

即ち、データ抜き取り部ａにおいて、入力されたテレビ
ジョン映像信号から、それに多重されている文字放送信
号が抜き取られ、その抜き取られた信号はｌパケット単
位で誤り訂正回路すを通って訂正された後、データ処理
部Ｃを介してデータメモリｄに記憶される。なお、取り
込み、記憶するデータの指定はキー人力部ｅを介して視
聴者により行われる。そして、同キー人力部ｅを介して
視聴者により指定された文字数送受番組のデータは、前
記データ処理部Ｃにより復号処理された後、表示メモリ
　（フレームメモリ）ｆおよび表示制御部ｇを介してＣ
ＲＴ等の表示部りへ供給されて表示される。

ところで、第７図に示すように、テレビシリン映像信号
の垂直帰線消去期間内では、奇数フィールドの第１０Ｈ
から第２１Ｈまでと、偶数フィールドの第２７３Ｈから
第２８４Ｈまでの間には映像信号が無いので、原理的に
は、それら全ての水平操作期間（Ｈ）に文字放送信号を
重畳可能であり、つまり、テレビジョン映像信号の１フ
イールド（１／６０秒ｍ　１６．７ｍｓ　ｅ　ｃ）の間
に合計１２Ｈが文字放送に利用できるのであるが、テレ
ビ映像への文字放送信号の影響を少なくすること、およ
び、第１７　（２８０）Ｈから第２０（２８３）Ｈまで
は放送局のテスト信号が重畳されることなどを考慮して
、当面は、第１４　（２７７）Ｈ，第１５　（２７８）
Ｈ，第１６（２７９）Ｈおよび第２１　（２８４）Ｈの
４水平走査期間（Ｈ）のみに実際の文字放送信号が重畳
されている。

さて、前記文字放送受信機では、あるフィールドにおい
て取り込んだデータを、次にデータが到来するまでの期
間（つまりｌフィールドに相当する１／６０秒”！１６
．７ｍ５ｅｃ）の間に、誤り訂正やデータメモリへの記
憶などの処理を完了してしまう必要がある。従って、目
的とするデータの取り込み、誤り訂正、データメモリへ
の記憶などの処理時間にはおのずから制約があり、また
、ＣＰＵの負担を軽減するためにも誤り訂正処理時間は
短いほどよい６本発明はその誤り訂正処理時間の短縮と
いう必要性から生じたものである。

ここで、従来の文字放送システムにおける誤り訂正方式
について説明しておく。

パターン伝送方式による場合には、１ビツトの誤りが受
信画面上で１ドツトのみの誤りになるだけであるのに対
し、今後採用されることが決定している符号化伝送方式
による場合には、文字放送データを複数ビット単位のコ
ードとして扱うため、１ビツトの誤りが受信画面上での
誤字となったり、誤動作を引き起こしたりすることにな
る。そのため、符号化伝送方式による場合には誤り訂正
機能を設けることが不可欠であり、電波技術審議会の答
申でもそれについて詳細に規定している。

一般に、誤り訂正符号（ＥＣＣ：ＥｒｒｏｒＣｏｒｒｅ
ｃｔｉｎｇ　　Ｃｏｄｅ）の中でブロック符号は、第８
図に例示するように、本来の情報としての情報ビット（
ｋビット）に、パリティビット（ｎ−にビット）を付加
して、都合ｎビットで構成される。パリティビットの内
容は情報ビットの内容に対応して定まるが、情報ビット
からパリティ−ビットを導く方法の違いによって、様々
な誤り訂正符号が考え出されている０通常の伝送路では
、符号長ｎを大きくして、複数ピント誤り訂正できるよ
うにした方が、高い誤り訂正能率が得られる。

そこで、文字放送システムでは、（ｎ、ｋ）−（２７２
，１９０）とした短縮化多数決差集合巡同符号による誤
り訂正復号方式が日本の標準方式として採用されている
。この誤り訂正復号方式については、例えば特開昭５９
−１３３７５１号公報（出願人８日本放送協会）等で非
常に詳細に紹介されているので、ここ”では以下に簡単
に説明しておく。

即ち、この短縮化多数決差集合巡回符号による誤り訂正
復号方式は、多数決差集合巡回符号のうちから、データ
ビット２７３．情報ビット１９１゜パリティビット８２
の信号を用い、この信号から１ビツト短縮させ、１パケ
ツトを２７２ビツトで構成し、データビット２７２．情
報ビット１９０゜パリティビット８２のデータ信号を形
成して伝送し、伝送されてきた前記データ信号に、所定
列が全て１の行列を乗算することにより、誤り訂正確率
を増大させて情報を復号できるようにしたものであり、
第９図の概略ブロック回路に示すように、前記情報ビッ
トを人力されるシンドロームレジスタ１と、前記情報ビ
ットを入力されるデータレジスタ２と、前記シンドロー
ムレジスタ１の出力から複合パリティ信号を作成する複
合パリティ信号作成部３と、その複合パリティ信号作成
部３の出力の多数決をとる多数決回路４とを設け、その
多数決回路４の多数決出力を前記シンドロームレジスタ
ｌに供給してシンドロームを修正するように構成される
と共に、前記多数決回路４の多数決出力を前記データレ
ジスタ２からの出力に加算する加算部５を設け、その加
算部５から誤り訂正復号化信号を取り出すように構成さ
れている。なお、図中６は、前記シンドロームレジスタ
１．データレジスタ２．多数決回路４の動作タイミング
を制御するためのタイミング生成回路である。

上記した構成の誤り訂正復号回路の動作は、第１０図の
概略フローチャートに示す通りであり、先ず、シンドロ
ームレジスタｌの内容を全て、クリアー（°“０１に）
してから、ｌパケット分の入力データをシンドロームレ
ジスタｌおよびデータレジスタ２へ同時に送り込みロー
ドする。そのロードを終了すると、次に多数決回路４を
動作させてコレクト動作に入る。即ち、シンドロームレ
ジスタ１およびデータレジスタ２を夫々１ビツトずつシ
フトさせて、多数決回路４からの出力が°°１゛のとき
誤ったビットとしてデータレジスタ２からの出力とのエ
クスクル−シブＯＲをとる。そして、そのコレクト動作
を１パケツト分の全ての情報ビットに対して行ってコレ
クトエンドとなったときに、再びシンドローム、レジス
タ・ｌの内容を全てクリアー（“１０１１に）して、次
の１パケツト分の入力データを受は付けて、同じ動作を
繰り返す。

このように、上記短縮化多数決差集合巡回符号による誤
り訂正復号方式によれば、多数決回路を用いて誤り訂正
できるので、誤り訂正回路全体を比較的簡素に構成でき
る利点がある。しかしながら、上記従来の回路構成では
、その訂正をシフトレジスタを利用して１ビツトシフト
させて行う方式であうたため、処理時間の短縮化には限
界があった。また、１パケツト分のデータを訂正してい
る間には、次のｌパケット分のデータは受は付けられず
待機状態にあるため、誤り訂正処理時間には、この待機
時間に相当する無駄な時間が含まれることになる。

（発明の目的〉 本発明は、上記実情ならびに考察に基づいてなされたも
のであって、その目的は、従来のように１ビツトでは無
く、複数ビットを一挙にシフトして誤り訂正できるよう
にすることに、より、またシンドロームレジスタを複数
個設けることにより、誤り訂正処理時間の大幅な短縮を
達成できる誤り訂正復号方式を提供せんとすることにあ
る。

（発明の構成〉 かかる目的を達成するために、本発明は、データが夫々
入力されるシンドロームレジスタおよびデータレジスタ
と、前記シンドロームレジスタの出力から複合パリティ
信号を作成する複合パリティ信号作成部と、その複合パ
リティ信号作成部の出力の多数決をとる多数決回路とを
設け、その多数決回路の多数決出力を前記シンドローム
レジスタに供給してシンドロームを修正するように構成
すると共に、前記多数決回路の多数決出力を前記データ
レジスタからの出力に加算する加算部を設け、その加算
部から誤り訂正復号化信号を取り出すように構成してあ
る多数決差集合巡回符号による誤り訂正復号方式におい
て、 前記複合パリティ信号作成部と多数決回路とを複数組設
けることにより、人力データを複数ビットずつ同時に訂
正可能に構成した点に特徴がある。

さらに、具体的には、前記シンドロームレジスタを複数
個設けるとともに、一つのシンドロームレジスタへのデ
ータのロードを終了したときに、次のシンドロームレジ
スタへのデータのロードを開始させるように順次切り換
えるように構成した点にも特徴がある。

（実施例） 以下、本発明の各種実施例を図面（第１図ないし第５図
）に基づいて説明する。

第１図は、本発明に係る誤り訂正復号方式（前述したと
ころの短縮化多数決差集合巡回符号による誤り訂正復号
方式）を文字放送システムに適用した第１実施例の概略
ブロック回路例を示している。この場合の動作を示すフ
ローチャートは、前記した第１Ｏ図のものと同様である
のでここでは省略する。

第１図に示すように、文字放送データを入力されるシン
ドロームレジスタ１　（８２ビツトシフトレジスタから
成る）と、同じく前記文字放送データを入力される主デ
ータレジスタ２Ａ（１９１ビツトシフトレジスタから成
る）および副データレジスフ２Ｂ　（１ビツトシフトレ
ジスタから成る）とを設けると共に、前記シンドローム
レジスタｌの出力から複合パリティ信号を作成する複合
パリティ信号作成部３として、複数個（この例では２個
）の複合パリティ信号作成部、つまり、第１複合パリテ
ィ信号作成部３Ａおよび第２複合パリティ信号作成部３
Ｂを設け、また、それら第１および第２複合パリティ信
号作成部３Ａ、３Ｂに夫々対応させて、夫々の複合パリ
ティ信号作成部３Ａ。

３Ｂの出力の多数決をとる多数決回路４として、複数個
（２個）の多数決回路、つまり、第１多数決回路４Ａお
よび第２多数決回路４Ｂを設け、それら第１および第２
多数決回路４Ａ、４Ｂの多数決出力を前記シンドローム
レジスタｌに供給してシンドロームを修正するように構
成し、更に、前記夫々の多数決回路４Ａ、４Ｂの多数決
出力を前記各データレジスタ２Ａ、２Ｂからの出力に加
算する加算部５Ａ、５Ｂを設け、それら加算部５Ａ。

５Ｂから誤り訂正復号化信号を取り出すように構成して
ある。なお、図中６は、前記シンドロームレジスタ１．
主データレジスタ２Ａ、第１および゛第２多数決回路４
Ａ、４Ｂの動作タイミングを制御するためのタイミング
生成回路である。

上記した構成の誤り訂正復号回路の動作は、前述した第
１０図のフローチャートに示したのと同様であるが、こ
の場合には、２＆Ｉｌの複合パリティ信号作成部３Ａ、
３Ｂと多数決回路４Ａ、４Ｂを設けであるから、タイミ
ング生成回路６により入力データを２ビツトシフトさせ
ることによって、２ビット同時に訂正処理動作を行なわ
せ得る構成となっている。

即ち、先ず、シンドロームレジスタ１の内容ヲ全てクリ
アー（°゛０”°に）してから、１パケット分の入力デ
ータをジントロレジスタ１および主データレジスタ２Ａ
へ同時に送り込みロードする。

そのロードを終了すると、次に第１および第２多数決回
路４Ａ、４Ｂを動作させてコレクト動作に入る。即ち、
シンドロームレジスタ１および主データレジスタ２Ａを
夫々２ビツトシフトさせて、第１および第２多数決回路
４Ａ、４Ｂからの出力が“１′°のとき誤ったピントと
してデータレジスタ２からの出力とのエクスクル−シブ
ＯＲをとる。

そして、そのコレクト動作を１パケット分の全ての情和
ビフトに対して行ってコレクトエンドとなったときに、
再びシンドロームレジスタ１の内容を全てクリアー（“
°０□ｌに）して、次の１パケット分の入力データを受
は付けて、同じ動作を繰り返す、つまり、この方式にお
いては、従来のように１ビツト訂正するのでは無く、２
ビツトまとめて訂正するのであり、従って、全体的な誤
り訂正処理時間を大幅に゛（約半分に）短縮できること
になる。

ここで、前記各複合パリティ信号作成部３Ａ。

３Ｂについて説明するが、簡単のために、第２図に例示
するような、符号長ｎ−７，情報ビット３の単一の（７
，３）多数決符号復号回路について考えることにする。

この場合のパリティ行列Ｈは、 となる符号である。

雑音ベクトルを表すベクトルεを、 ＠″（ｅｏ　＋　　”ｌ　＋　　”Ｉ　＊　……””　
＋　ｅｈ　）とし、 シンドローム５を、 Ｓ−（Ｓｏ　、Ｓ＋　、Ｓｔ　、Ｓ富）とすれば、 ５−ｅＨ’　　（Ｈ’はＨの転置行列）・・・■と定義
される。

笹２図の回路例にみるように、 となる（最初の等号は回路構成から、後の等号は０式か
ら従う）。９ｂはＡ−＋　、　Ａｘ　、　Ａコの全てに
含まれ、その他のｅ、〜ｅ＠はＡｔ　、Ａｘ　、Ａｓの
何れかにただひとつだけ含まれている。（このような場
合を、Ａｔ　、Ａｔ　、Ａｓはｅ、に関して直交すると
いう、）いま、ｅ、〜ｅ、のうちのｅｈに誤りがあった
ときにはＡｔ　”Ａｔ　−Ａｓ　”１となり、その他の
ｅ、〜ｅ、に誤りがあったときにはＡｔ　、Ａｇ　、Ａ
ｓのうちの何れかひとつが１になる。従って、Ａｔ　、
Ａｔ　、Ａｓのうち１が幾つあるか判定するためのしき
い値を２にしておけば、誤りビットｅ６を訂正すること
ができることになる。

次に、本発明のように２組の複合パリティ信号作成部３
Ａ、３Ｂと多数決回路４Ａ、４Ｂを設けた第３図に示す
ような回路例について考える。

ここでは、第１多数決回路４Ａは上記構成と同様の動作
をするように、そして、第２多数決回路４Ｂは、 として、ｅ、に関して直交するように、複合パリティ信
号作成部３を構成する。よって、入力データは、これら
２個の多数決回路４Ａ、４Ｂを通って２ビツト訂正され
ることになり、訂正時においてデータレジスタ２は２ビ
ツトデータシフトを行う。

すなわち、（Ａｓ　、Ａｘ　、Ａｔ　）−＠！−Ｈ＋　
’と表したとき、前記０式は、 であるから、 ↑ （ｅｈ”　”’　＞ となり、 前記０式は、同様にして、 ↑ （ｅ−） と書ける。このＨ５を複合パリティ行列という。

この書き方で、文字放送で使用しているところの（２７
２，１９０）符号に対する従来の複合パリティ行列Ｈ３
を表すと、 となって、先頭ビットに対して直交している。これが第
１複合パリティ部に相当する。

本発明のように多数決回路をもうひとつ設ける場合には
、そのＨｌを次のような形、つまり、第２ビツトに対し
て直交するように、複合パリティ１８号作成部３を設計
する。

これが第２複合パリティ部に相当する。

さて、第４図および第５図は、第２実施例の概略ブロッ
ク回路、および、その動作を説明するためのフローチャ
ートを示している。

即ち、前述した従来構成の場合および上記第１実施例の
場合には、■パケット分のデータを訂正している間には
、次の１パケット分のデータは受は付けられず待機状態
にあるため、全体的な誤り訂正処理時間には、その待機
時間に相当する無駄な時間が含まれることになる。そこ
で、本第２実施例回路では、そのような無駄な待機時間
をな（し得るように、シンドロームレジスタ１をも複数
個（この例では２個）、つまり、第１シンドロームレジ
スタ・ＩＡおよび第２シンドロームレジスタＩＢ）を設
けると共に、一方のシンドロームレジスタ（ＩＡまたは
ＩＢ）へのデータのロードを終了したときに、他のシン
ドロームレジスタ（ＩＡまたはＩＢ）へのデータのロー
ドを開始させるように交互に切り換わる第１スイツチ７
Ａと、第１および第２多数決回路４Ａ、４Ｂに関連する
スイッチであって前記第１スイツチ７Ａとは逆の関係で
連動するふたつの第２スイッチ７Ｂ、７Ｂとから成る逆
連動スイッチ機構を設けたものである。

その他の構成は上記第１実施例のものと同様である。

なお、タイミング生成回路６は、前記第１および第２ス
イツチ機構７Ａ、７Ｂ、第１および第２シンドロームレ
ジスタＩＡ、ＩＢ、主データレジスタ２Ａ、第１および
第２多数決回路４Ａ、４Ｂの動作タイミングを制御する
。

上記した第２実施例の誤り訂正復号回路の動作は、第５
図の概略フローチャートに示す通りであり、先ず、第１
および第２シンドロームレジスタＩＡ、ＩＢの内容を全
てクリアー（“Ｏ゛に）してから、第１スイツチ７Ａを
一方の第１ジントロ　　　　　□−ムレジスタＩＡの側
に、第２スイッチ７Ｂ、７Ｂを他方の第２シンドローム
レジスタＩＢの側に設定して、入力される１パケット分
の文字放送データを第１シンドロームレジスタＩＡおよ
び主データレジスタ２へ同時に送り込みロードする。そ
のロードを終了した時点で第１スイツチ７Ａを第２シン
ドロームレジスタＩＢの側に、第２スイッチ７Ｂ、７Ｂ
を第１シンドロームレジスタＩＡの側に夫々切り換える
と共に、第１および第２多数決回路４Ａ、４Ｂを共に動
作させて２ビツトずつのコレクト動作に入る。即ち、第
１シンドロームレジスタＩＡおよび主データレジスタ２
を夫々２ビツトずつシフトさせて、第１および第２多数
決回路４Ａ、４Ｂからの出力が°１゛°のとき誤ったビ
ットとして、主データレジスタ２Ａおよび副データレジ
スタ２Ｂからの出力とのエクスクル−シブＯＲをとる。

このコレクト動作と同時に、そのコレクト動作における
２ビツトのシフトに従って、次の１パケット分の文字放
送データが、第２シンドロームレジスタＩＢおよび主デ
ータレジスタ２Ａへ順次ロードされてゆく、そして、そ
のコレクト動作および次のデータのロードが終了すると
、第１シンドロームレジスタＩＡがクリアされると共に
、前記第１スイツチ７Ａが再び第１シンドロームレジス
タＩへの側に、第２スイッチ７Ｂ、７Ｂが第２シンドロ
ームレジスタＩＢの側に切り換わり、第２シンドローム
レジスタＩＢにおける次のパケットのデータのコレクト
動作が行われ、かつ、それと同時的に次々のデータが第
１シンドロームレジスタＩＡヘロードされる、という動
作が繰り返される。つまり、入力される文字放送データ
は、従来のように無駄な待機時間が無く次々に連続的に
受は付けられ、従って、全体的な誤り訂正処理時間が、
上記第１実施例の場合に比べてもなお一層大幅に短縮さ
れることになる。

なお、本発明に係る誤り訂正復号方式は、上記した文字
放送システムに限らず、テレテキストＣＡＴＶ、Ｉｃカ
ード・リーダ／ライタなどの他の分野にも適用できるも
のであり、場合によっては、複合パリティ信号作成部と
多数決回路、更にはシンドロームレジスタを２個に限ら
ずそれ以上の多数設けてもよいが、回路構成は上記各実
施例の場合よりも多少複雑化する。

また、場合によっては、入力データの待機時間をより一
層短くするために、シンドロームレジスタのみならず、
データレジスタをも複数個設けることが考えられるが、
上記第２実施例のようにシンドロームレジスタのみを複
数個設けるようにした方が、シフトレジスタの個数の点
で経済的に有利なことが多い。

〈発明の効果） 以上詳述したところから明らかなように、本発明に係る
誤り訂正復号方式によれば、シンドロームレジスタの出
力から複合パリティ信号を作成する複合パリティ信号作
成部とを夫々複数個設けることにより、入力データを複
数ビットずつ同時に訂正可能に構成したことにより、そ
れらを１組しか備えていないために１ピントずつしか誤
り訂正を行えなかった従来構成のものに比べて、誤り訂
正処理時間の大幅な短縮を達成できる、という優れた効
果が発揮される。

さらに、前記実施例で説明したように、シンドロームレ
ジスタを複数個設けた場合には、シンドロームレジスタ
を一つだけしか備えていない従来構成のものに比べて、
入力データの無駄な待機時間を極力少なくできるように
なり誤り訂正処理時間の大幅な短縮を達成できるという
固有の効果が発揮される。

【図面の簡単な説明】

第１図ないし第５図は本発明に係る誤り訂正復号方式の
実施例を示し、第１図は第１実施例の概略ブロック回路
構成図、第２図は（７，３）多数決符号復号回路例の詳
細回路構成図、第３図は多数決回路を２組設けた場合の
詳細回路構成図、第４図は第２実施例の概略ブロック回
路構成図、そして、第５図はその動作を説明するための
概略フローチャートである。 また、第６図ないし第１０図は、本発明の技術的背景な
らびに従来技術の問題点を説明するためのものであって
、第６図は一般的な文字放送受信機の概略ブロック回路
構成図、第７図はテレビジョン映像信号への文字放送信
号の多重状態図、第８図は誤り訂正符号の形式図、第９
図は従来の誤り訂正復号方式に係る概略ブロック回路構
成図、そして、第１０図はその動作を説明するためのフ
ローチャートである。 １　　（ＩＡ、ＩＢ）・・・・・・シンドロームレジス
タ、２　（２Ａ、２Ｂ）・・・・・・データレジスタ、
３　（３Ａ、３Ｂ）・・・・・・複合パリティ信号作成
部、４　（４Ａ、４Ｂ）・・・・・・多数決回路、５　
（５Ａ、５Ｂ）・・・・・・加算部。

Claims (2)

【特許請求の範囲】
1. （１）データが夫々入力されるシンドロームレジスタお
   よびデータレジスタと、前記シンドロームレジスタの出
   力から複合パリテイ信号を作成する複合パリテイ信号作
   成部と、その複合パリテイ信号作成部の出力の多数決を
   とる多数決回路とを設け、その多数決回路の多数決出力
   を前記シンドロームレジスタに供給してシンドロームを
   修正するように構成すると共に、前記多数決回路の多数
   決出力を前記データレジスタからの出力に加算する加算
   部を設け、その加算部から誤り訂正復号化信号を取り出
   すように構成してある多数決差集合巡回符号による誤り
   訂正復号方式において、 前記複合パリテイ信号作成部と多数決回路とを複数組設
   けることにより、入力データを複数ビットずつ同時に訂
   正可能に構成してあることを特徴とする誤り訂正復号方
   式。
2. （２）前記シンドロームレジスタは複数個設けられてお
   り、一つのシンドロームレジスタへのデータのロードを
   終了したときに、次のシンドロームレジスタへのデータ
   のロードを開始させるように順次切り換えるように構成
   されている特許請求の範囲第１項記載の誤り訂正復号方
   式。