JPS62230106A - 電流ミラ−回路配置 - Google Patents
電流ミラ−回路配置Info
- Publication number
- JPS62230106A JPS62230106A JP62023731A JP2373187A JPS62230106A JP S62230106 A JPS62230106 A JP S62230106A JP 62023731 A JP62023731 A JP 62023731A JP 2373187 A JP2373187 A JP 2373187A JP S62230106 A JPS62230106 A JP S62230106A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- emitter
- base
- resistor
- current mirror
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 1
- 230000002277 temperature effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is DC
- G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/265—Current mirrors using bipolar transistors only
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、エミッタを電圧源に、コレクタとベースを入
力電流供給用接続点にそれぞれ結合した第１トランジス
タと、エミッタを前記電圧源に、ベースを前記第１トラ
ンジスタのベースにそれぞれ結合し、コレクタが出力電
流を出力する出力端子を構成する第２トランジスタとを
具える電流ミラー回路配置に関するものである。
力電流供給用接続点にそれぞれ結合した第１トランジス
タと、エミッタを前記電圧源に、ベースを前記第１トラ
ンジスタのベースにそれぞれ結合し、コレクタが出力電
流を出力する出力端子を構成する第２トランジスタとを
具える電流ミラー回路配置に関するものである。
斯る電流ミラー回路配置は、例えば’Ｓｃｈａｌｔｕｎ
ｇｅｎｚｕｒ Ｍｉｋｒｏｅｌｅｃｔｒｏｎｉｋ Ｊ
、Ｊｏｖａｎ Ａｎｔｕｌａ著、０１ｄｅｎｂｏｕｒｇ
−Ｖｅｒｌａｇ発行、１９８４年、ＰＰ。
ｇｅｎｚｕｒ Ｍｉｋｒｏｅｌｅｃｔｒｏｎｉｋ Ｊ
、Ｊｏｖａｎ Ａｎｔｕｌａ著、０１ｄｅｎｂｏｕｒｇ
−Ｖｅｒｌａｇ発行、１９８４年、ＰＰ。
５６〜５９から既知である。電流ミラー回路配置の機能
は入力端子に対し一定の比の出力電流を発生することに
ある。既知のように、電流ミラー回路配置は低い入力抵
抗と高い出力抵抗を有する。
は入力端子に対し一定の比の出力電流を発生することに
ある。既知のように、電流ミラー回路配置は低い入力抵
抗と高い出力抵抗を有する。
これがため、負荷状態において出力電流は極めて僅か変
化するだけである。更に、斯る回路配置は温度の影響に
殆んど無関係である。
化するだけである。更に、斯る回路配置は温度の影響に
殆んど無関係である。
既知の回路配置では冑い直流利得に対して入力電流が出
力電流に略々等しくなり、２個のトランジスタのベース
電流により生ずる電流ミラー回路配置の対称誤差は高い
直流利得に対しては略々無視し得る。
力電流に略々等しくなり、２個のトランジスタのベース
電流により生ずる電流ミラー回路配置の対称誤差は高い
直流利得に対しては略々無視し得る。
電流ミラー回路配置は主として集積回路に使用される。
この際、ＰＮＰ トランジスタを使用する場合には次の
問題が起り得る。電流利得はＰＮＰトランジスタのエミ
ッタ面積に本質的に依存し、エミッタ面積の変化は電流
利得の変化を意味する。
問題が起り得る。電流利得はＰＮＰトランジスタのエミ
ッタ面積に本質的に依存し、エミッタ面積の変化は電流
利得の変化を意味する。
ＰＮＰ トランジスタを用いる少くとも１個の電流ミラ
ー回路配置を具える集積回路の製造においてはデバイス
間のバラツキにより対称誤差が最早無視し得なくなる。
ー回路配置を具える集積回路の製造においてはデバイス
間のバラツキにより対称誤差が最早無視し得なくなる。
本発明の目的は対称誤差が低減するように構成した上述
した種類の回路配置を提供することにある。
した種類の回路配置を提供することにある。
本発明は、この目的を達成するために、トランジスタを
含む補償回路により前記第１トランジスタと前記第２ト
ランジスタのベース電流の和に本質的に対応する補償電
流を前記入力電流供給用接続点に供給するようにしたこ
とを特徴とする特本発明の電流ミラー回路配置において
は、補償回路が２個の電流ミラートランジスタのベース
電流により生ずる対称誤差を補償する。
含む補償回路により前記第１トランジスタと前記第２ト
ランジスタのベース電流の和に本質的に対応する補償電
流を前記入力電流供給用接続点に供給するようにしたこ
とを特徴とする特本発明の電流ミラー回路配置において
は、補償回路が２個の電流ミラートランジスタのベース
電流により生ずる対称誤差を補償する。
米国特許第３９１６３３号明細書に、ベースに入力信号
を受信しこれを差動増幅段に伝達する入力トランジスタ
に対する補償回路が開示されているが、この場合には入
力トランジスタのベース電流の補償はそのコレクタから
の電流から取り出した補償電流により与えられ、このよ
うにすると回路配置の人力抵抗が増大する。
を受信しこれを差動増幅段に伝達する入力トランジスタ
に対する補償回路が開示されているが、この場合には入
力トランジスタのベース電流の補償はそのコレクタから
の電流から取り出した補償電流により与えられ、このよ
うにすると回路配置の人力抵抗が増大する。
本発明の第１実施例では、第１トランジスタのエミッタ
を第１抵抗を経て電圧源に結合し、第２トランジスタの
エミッタを第１抵抗と略々同一の値の第２抵抗を経て前
記電圧源に結合する。この第１抵抗と第２抵抗は製造公
差のバラツキにより生ずる２個の電流ミラートランジス
タの異なるベース−エミッタ電圧が電流ミラー回路配置
の正しい動作に影響しないようにする。
を第１抵抗を経て電圧源に結合し、第２トランジスタの
エミッタを第１抵抗と略々同一の値の第２抵抗を経て前
記電圧源に結合する。この第１抵抗と第２抵抗は製造公
差のバラツキにより生ずる２個の電流ミラートランジス
タの異なるベース−エミッタ電圧が電流ミラー回路配置
の正しい動作に影響しないようにする。
電流ミラー回路配置のダイナミック特性を改善するため
に、第３の抵抗を第１トランジスタのベースと入力電流
供給用接続点との間に配置する。
に、第３の抵抗を第１トランジスタのベースと入力電流
供給用接続点との間に配置する。
この第３抵抗は、電流ミラー回路配置がパルスを略々歪
みを生ずることなく伝達し得るようにする。
みを生ずることなく伝達し得るようにする。
この第３抵抗は第１抵抗と略々同一の値にする必要があ
る。
る。
本発明の他の実施例では、第１及び第２トランジスタを
両方ともＰＮＰ トランジスタとし、且つ補償回路内の
トランジスタをＰＮＰトランジスタとして発生される補
償電流が補償回路内のＰＮＰトランジスタのエミッタ面
積に、第１及び第２トランジスタのベース電流の和がそ
れらのエミッタ面積に依存するのと同様に依存するよう
にする。
両方ともＰＮＰ トランジスタとし、且つ補償回路内の
トランジスタをＰＮＰトランジスタとして発生される補
償電流が補償回路内のＰＮＰトランジスタのエミッタ面
積に、第１及び第２トランジスタのベース電流の和がそ
れらのエミッタ面積に依存するのと同様に依存するよう
にする。
補償回、路は補償回路内のＰＮＰ トランジスタのエミ
ッタ面積に依存する大きさの補償電流を発生する。集積
回路の製造において生ずる種々のデバイス間のエミッタ
面積のバラツキが直流利得の差を生ずる。これは直流利
得がトランジスタのエミッタ面積に依存するためである
。しかし、集積回路内の種々のトランジスタのエミッタ
面積の比は変化しない。これがため、補償電流と第１及
び第２ ＰＮＰ トランジスタのベース電流の和はトラ
ンジスタのエミッタ面積により決まる。
ッタ面積に依存する大きさの補償電流を発生する。集積
回路の製造において生ずる種々のデバイス間のエミッタ
面積のバラツキが直流利得の差を生ずる。これは直流利
得がトランジスタのエミッタ面積に依存するためである
。しかし、集積回路内の種々のトランジスタのエミッタ
面積の比は変化しない。これがため、補償電流と第１及
び第２ ＰＮＰ トランジスタのベース電流の和はトラ
ンジスタのエミッタ面積により決まる。
本発明の他の実施例では、補償回路においてベースを前
記入力電流供給用接続点に、エミッタを電圧源にそれぞ
れ結合した第３ＰＮＰトランジスタによりそのコレクタ
電流を、コレクタを基準電位点に接続した第４ ＰＮＰ
トランジスタのエミッタ−ベース接合を経て反転増幅
器に供給し、第１、第２及び第３ＰＮＰトランジスタの
ベース電流の和に略々等しい電流が前記反転増幅器の出
力端子から前記入力電流供給用接続点に供給されるよう
にする。
記入力電流供給用接続点に、エミッタを電圧源にそれぞ
れ結合した第３ＰＮＰトランジスタによりそのコレクタ
電流を、コレクタを基準電位点に接続した第４ ＰＮＰ
トランジスタのエミッタ−ベース接合を経て反転増幅
器に供給し、第１、第２及び第３ＰＮＰトランジスタの
ベース電流の和に略々等しい電流が前記反転増幅器の出
力端子から前記入力電流供給用接続点に供給されるよう
にする。
前記反転増幅器の出力電流は第１、第２及び第３ＰＮＰ
トランジスタのベース電流の和に対応する。電流ミラー
回路配置を具える集積回路の種々の製造品、即ち異なる
エミッタ面積を有する電流ミラー回路配置の種々の製造
品の場合において第１及び第２ＰＮＰトランジスタのベ
ース電流の和を補償し得るようにするために、第３ＰＮ
Ｐトランジスタのエミッタ面積及び第４ ＰＮＰ トラ
ンジスタのエミッタ面積をそれぞれ第１ ＰＮＰ トラ
ンジスタのエミッタ面積及び第２ ＰＮＰ トランジス
タのエミッタ面積に対し一定の比にする。第３トランジ
スタのエミッタを電圧源に接続する第４抵抗と反転増幅
器の直流利得は、反転増幅器が第１、第２及び第３トラ
ンジスタのベース電流の和に対応する電流を出力するよ
うに選択する必要がある。
トランジスタのベース電流の和に対応する。電流ミラー
回路配置を具える集積回路の種々の製造品、即ち異なる
エミッタ面積を有する電流ミラー回路配置の種々の製造
品の場合において第１及び第２ＰＮＰトランジスタのベ
ース電流の和を補償し得るようにするために、第３ＰＮ
Ｐトランジスタのエミッタ面積及び第４ ＰＮＰ トラ
ンジスタのエミッタ面積をそれぞれ第１ ＰＮＰ トラ
ンジスタのエミッタ面積及び第２ ＰＮＰ トランジス
タのエミッタ面積に対し一定の比にする。第３トランジ
スタのエミッタを電圧源に接続する第４抵抗と反転増幅
器の直流利得は、反転増幅器が第１、第２及び第３トラ
ンジスタのベース電流の和に対応する電流を出力するよ
うに選択する必要がある。
第４抵抗の値は第１抵抗の値の２倍に略々等しく選択す
ることができ、反転増幅器の直流利得を３に等しく選択
することができる。この場合、第３ ＰＮＰ トランジ
スタのベース電流は第１及び第２ Ｐ Ｎ Ｐ トラン
ジスタのベース電流の和の半分に略々等しくする。
ることができ、反転増幅器の直流利得を３に等しく選択
することができる。この場合、第３ ＰＮＰ トランジ
スタのベース電流は第１及び第２ Ｐ Ｎ Ｐ トラン
ジスタのベース電流の和の半分に略々等しくする。
本発明の他の実施例では、前記反転増幅器はコレクタと
ベースを第４ ＰＮＰ トランジスタのベースに結合す
ると共にエミッタを基準電位点に結合した第１ＮＰＮト
ランジスタと、該第１ ＮＰＮ トランジスタのエミッ
タ面積の３倍に略々ひとしいエミッタ面積を有すると共
にベースを第１ ＮＰＮトランジスタのベースに、エミ
ッタを基準電位点に、コレクタを前記入力電流供給接続
点にそれぞれ結合した第２ＮＰＮ トランジスタとで構
成する。
ベースを第４ ＰＮＰ トランジスタのベースに結合す
ると共にエミッタを基準電位点に結合した第１ＮＰＮト
ランジスタと、該第１ ＮＰＮ トランジスタのエミッ
タ面積の３倍に略々ひとしいエミッタ面積を有すると共
にベースを第１ ＮＰＮトランジスタのベースに、エミ
ッタを基準電位点に、コレクタを前記入力電流供給接続
点にそれぞれ結合した第２ＮＰＮ トランジスタとで構
成する。
この増幅器はベース電流により生ずる対称誤差を殆ど無
視し得る高利得を一般に有するＮＰＮ トランジスタか
ら成る簡単な電流ミラー回路として構成する。
視し得る高利得を一般に有するＮＰＮ トランジスタか
ら成る簡単な電流ミラー回路として構成する。
以下、本発明を図面を参照し実施例につき詳細に説明す
る。
る。
入力電流Ｙｃは、補償回路２と、第１ ＮＰＮ トラン
ジスタ３のコレクタと、第２ＰＮＰトランジスタ４のベ
ースと、抵抗５の一端とを相互接続する接続点１に供給
される。抵抗５の他端はトランジスタ３のベースに接続
される。トランジスタ３のエミッタは抵抗６を経て電圧
１ｕｂに接続され、トランジスタ４のエミッタは抵抗７
を経てこの電圧源に接続される。電流ミラー回路配置の
出力電流Ｙａはトランジスタ４のコレクタにより供給さ
れる。抵抗６及び７はトランジスタ３又は４のベースー
エミック電圧の１／３より大きな電圧降下を生ずるよう
に選択する。好ましくはそれらの抵抗値はトランジスタ
３又は４のベース−エミッタ電圧の半分に等しい電圧降
下を生ずるように選択する。抵抗６及び７は製造公差の
バラツキの結果としてのトランジスタ３及び４のベース
−エミッタ電圧の差が電流ミラー回路の正じい動作に彫
金を与えないようにする。
ジスタ３のコレクタと、第２ＰＮＰトランジスタ４のベ
ースと、抵抗５の一端とを相互接続する接続点１に供給
される。抵抗５の他端はトランジスタ３のベースに接続
される。トランジスタ３のエミッタは抵抗６を経て電圧
１ｕｂに接続され、トランジスタ４のエミッタは抵抗７
を経てこの電圧源に接続される。電流ミラー回路配置の
出力電流Ｙａはトランジスタ４のコレクタにより供給さ
れる。抵抗６及び７はトランジスタ３又は４のベースー
エミック電圧の１／３より大きな電圧降下を生ずるよう
に選択する。好ましくはそれらの抵抗値はトランジスタ
３又は４のベース−エミッタ電圧の半分に等しい電圧降
下を生ずるように選択する。抵抗６及び７は製造公差の
バラツキの結果としてのトランジスタ３及び４のベース
−エミッタ電圧の差が電流ミラー回路の正じい動作に彫
金を与えないようにする。
補償回路２においてはＰＮＰ トランジスタ８のベース
を接続点１に、そのエミッタを抵抗９を経て電圧源Ｕｂ
に、そのコレクタをＰＮＰ トランジスタ１２のエミッ
タにそれぞれ接続する。トランジスタ１２のコレクタは
大地に、そのベースはＮＰＮ トランジスタ１０のベー
スとコレクタにそれぞれ接続する。トランジスタｌＯの
エミッタとＮＰＮトランジスタ１１のエミッタを大地に
接続し、後者のトランジスタ１１のベースをトランジス
タ１０のベースに接続すると共にそのコレクタを接続点
ｌに接続する。トランジスタ１０及び１１は簡単な電流
ミラー回路を構成し、この回路においてはＮＰＮ トラ
ンジスタの直流利得が一般に極めて高いために極めて小
さな無視し得る対称誤差が発生するだけである。
を接続点１に、そのエミッタを抵抗９を経て電圧源Ｕｂ
に、そのコレクタをＰＮＰ トランジスタ１２のエミッ
タにそれぞれ接続する。トランジスタ１２のコレクタは
大地に、そのベースはＮＰＮ トランジスタ１０のベー
スとコレクタにそれぞれ接続する。トランジスタｌＯの
エミッタとＮＰＮトランジスタ１１のエミッタを大地に
接続し、後者のトランジスタ１１のベースをトランジス
タ１０のベースに接続すると共にそのコレクタを接続点
ｌに接続する。トランジスタ１０及び１１は簡単な電流
ミラー回路を構成し、この回路においてはＮＰＮ トラ
ンジスタの直流利得が一般に極めて高いために極めて小
さな無視し得る対称誤差が発生するだけである。
トランジスタ８のエミッタ面積とトランジスタ１２のエ
ミッタ面積はそれぞれトランジスタ３のエミッタ面積及
びトランジスタ４のエミッタ面積の半分に等しくする。
ミッタ面積はそれぞれトランジスタ３のエミッタ面積及
びトランジスタ４のエミッタ面積の半分に等しくする。
トランジスタ１１のエミッタ面積はトランジスタ１０の
エミッタ面積の３倍に等しくする。例えば、ＮＰＮ ト
ランジスタ１０のエミッタ面積を１−ランジスタ３のエ
ミッタ面積の１／６に等しくすることができると共に、
ＮＰＮトランジスタ１１のエミッタ面積をトランジスタ
４のエミッタ面積の半分に等しくすることができる。Ｎ
Ｐ Ｎ ｌ−ランジスク１０及び１１を具える反転増
幅器は３の直流利得係数を有する。抵抗９の値は抵抗６
又は抵抗７の値の２倍に等しくする。
エミッタ面積の３倍に等しくする。例えば、ＮＰＮ ト
ランジスタ１０のエミッタ面積を１−ランジスタ３のエ
ミッタ面積の１／６に等しくすることができると共に、
ＮＰＮトランジスタ１１のエミッタ面積をトランジスタ
４のエミッタ面積の半分に等しくすることができる。Ｎ
Ｐ Ｎ ｌ−ランジスク１０及び１１を具える反転増
幅器は３の直流利得係数を有する。抵抗９の値は抵抗６
又は抵抗７の値の２倍に等しくする。
電流ミラー回路配置は入力電流に対し一定の比、例えば
１に等しい比の出力電流を発生する必要がある。既知の
電流ミラー回路配置、即ち抵抗５と補償回路２を具えな
い回路配置は１−ランジスタ３及び４のベース電流によ
り生ずる対称誤差を示す。
１に等しい比の出力電流を発生する必要がある。既知の
電流ミラー回路配置、即ち抵抗５と補償回路２を具えな
い回路配置は１−ランジスタ３及び４のベース電流によ
り生ずる対称誤差を示す。
補償回路２はトランジスタ３及び４のベース電流の和を
相殺する補償電流を発生する。この補償電流はトランジ
スタ８のベース電流の２倍に略々等しい。
相殺する補償電流を発生する。この補償電流はトランジ
スタ８のベース電流の２倍に略々等しい。
一般に、斯る電流ミラー回路配置は集積回路に組込まれ
る。トランジスタのエミッタ面積は集積回路の種々の製
造品において相違し得る。これらエミッタ面積の相対的
大きさは変化せず、トランジスタのエミッタ面積の絶対
値のみが変化し得る。
る。トランジスタのエミッタ面積は集積回路の種々の製
造品において相違し得る。これらエミッタ面積の相対的
大きさは変化せず、トランジスタのエミッタ面積の絶対
値のみが変化し得る。
トランジスタの直流利得はエミッタ面積に依存するので
、電流ミラー回路の種々の製造品も互に異なる直流利得
係数を示す。直流利得が変化すると、トランジスタ３及
び４のベース電流も変化する。
、電流ミラー回路の種々の製造品も互に異なる直流利得
係数を示す。直流利得が変化すると、トランジスタ３及
び４のベース電流も変化する。
トランジスタ８，１２．１０及び１１のエミッタ面積も
変化するため、それらの直流利得及び従って補償電流も
変化する。本発明の電流ミラー回路配置は、既知の電流
ミラー回路配置に発生する対称誤差を補償するため、直
流利得が極めて小さいときでも使用することができる。
変化するため、それらの直流利得及び従って補償電流も
変化する。本発明の電流ミラー回路配置は、既知の電流
ミラー回路配置に発生する対称誤差を補償するため、直
流利得が極めて小さいときでも使用することができる。
抵抗６又は抵抗７と同一の値を有する抵抗５は電流ミラ
ー回路配置の伝達特性を改善する。この抵抗５がない場
合、入力電流パルスは極めて遅い立上り時間を有するパ
ルスを発生する。抵抗５は速い立上り時間を与える。実
際の例では、抵抗５゜６及び７は５キロオームとし、抵
抗９は１０キロオームとする。実際の試験の結果、本発
明の電流ミラー回路配置は温度変動にも殆んど無関係で
あることが確かめられた。
ー回路配置の伝達特性を改善する。この抵抗５がない場
合、入力電流パルスは極めて遅い立上り時間を有するパ
ルスを発生する。抵抗５は速い立上り時間を与える。実
際の例では、抵抗５゜６及び７は５キロオームとし、抵
抗９は１０キロオームとする。実際の試験の結果、本発
明の電流ミラー回路配置は温度変動にも殆んど無関係で
あることが確かめられた。
第１図は本発明電流ミラー回路配置の一実施例を示す回
路図である。 Ｙｅ−・−入力端子 Ｙａ・−出力電流１−・・
入力電流供給用接続点 ２・・・補償回路 ３・・−第１ ＰＮＰ トランジスタ４・・・第２ Ｐ
ＮＰ トランジスタ５．６，７．９・・−抵抗 ８＝・−第３ＰＮＰトランジスタ゛ □゛ １２・・−第４ ＰＮＰ トランジス
タ１０．１１−反転増幅器 ｌＯ・・・第１ ＮＰＮ ）ランジメタ１１−第２ＮＰ
Ｎトランジスタ 特 許 出 願 人 エヌ・ベー・フィリップス・
フルーイランペンファブリケン 代理人弁理士 杉 村 暁 秀７ｆＪ゛之：、
ｌノ （Ｉ
路図である。 Ｙｅ−・−入力端子 Ｙａ・−出力電流１−・・
入力電流供給用接続点 ２・・・補償回路 ３・・−第１ ＰＮＰ トランジスタ４・・・第２ Ｐ
ＮＰ トランジスタ５．６，７．９・・−抵抗 ８＝・−第３ＰＮＰトランジスタ゛ □゛ １２・・−第４ ＰＮＰ トランジス
タ１０．１１−反転増幅器 ｌＯ・・・第１ ＮＰＮ ）ランジメタ１１−第２ＮＰ
Ｎトランジスタ 特 許 出 願 人 エヌ・ベー・フィリップス・
フルーイランペンファブリケン 代理人弁理士 杉 村 暁 秀７ｆＪ゛之：、
ｌノ （Ｉ
Claims (1)
- 【特許請求の範囲】 １、エミッタを電圧源（Ｕｂ）に、コレクタとベースを
入力電流（Ｙｅ）供給用接続点（１）にそれぞれ結合し
た第１トランジスタ（３）と、エミッタを前記電圧源（
Ｕｂ）に、ベースを前記第１トランジスタ（３）のベー
スにそれぞれ結合し、コレクタが出力電流（Ｙａ）を出
力する出力端子を構成する第２トランスタ（４）とを具
える電流ミラー回路配置において、トランジスタを含む
補償回路（２）により前記接続点（１）に、前記第１及
び第２トランジスタ（３、４）のベース電流の和に本質
的に対応する補償電流を供給するようにしたことを特徴
とする電流ミラー回路配置。 ２、前記第１トランジスタ（３）のエミッタを第１抵抗
（６）を経て前記電圧源（Ｕｂ）に、前記第２トランジ
スタ（４）のエミッタを前記第１抵抗（６）と同一の値
の第２抵抗（７）を経て前記電圧源にそれぞれ結合して
あることを特徴とする特許請求の範囲第１項記載の電流
ミラー回路配置。 ３、前記第１トランジスタ（３）のベースと前記接続点
（１）との間に第３抵抗（５）を配置してあることを特
徴とする特許請求の範囲第１項又は第２項記載の電流ミ
ラー回路配置。 ４、前記第３抵抗（５）は前記第１抵抗（６）と略々同
一の値を有していることを特徴とする特許請求の範囲第
３項記載の電流ミラー回路配置。 ５、前記第１及び第２トランジスタ（３、４）をともに
ＰＮＰトランジスタとし、且つ前記補償回路（２）はＰ
ＮＰトランジスタを含み、この補償回路により発生され
る補償電流がこの補償回路（２）内のＰＮＰトランジス
タのエミッタ面積に、前記第１及び第２トランジスタ（
３、４）のベース電流の和がそれらのエミッタ面積に依
存するのと同様に依存するようにしてあることを特徴と
する特許請求の範囲第１〜４項の何れかに記載の電流ミ
ラー回路配置。 ６、前記補償回路（２）は、ベースを前記接続点（１）
に、エミッタを前記電圧源にそれぞれ結合した第３ＰＮ
Ｐトランジスタ（８）によりそのコレクタ電流をコレク
タを基準電位点に接続した第４ＰＮＰトランジスタ（１
２）のエミッタ−ベース接合を介して反転増幅器（１０
、１１）に供給し、前記第１、第２及び第３ＰＮＰトラ
ンジスタ（３、４、８）のベース電流の和に略々等しい
電流を前記反転増幅器の出力端子から前記接続点（１）
に供給するよう構成してあることを特徴とする特許請求
の範囲第１〜５項の何れかに記載の電流ミラー回路配置
。 ７、前記第３トランジスタ（８）のエミッタは第４抵抗
（９）を経て前記電圧源（Ｕｂ）に結合してあることを
特徴とする特許請求の範囲第６項記載の電流ミラー回路
配置。 ８、前記第３及び第４ＰＮＰトランジスタ（８、１２）
のそれぞれのエミッタ面積は前記第１ＰＮＰトランジス
タ（３）のエミッタ面積の半分に略々等しく、前記第４
抵抗（９）の値は前記第１抵抗の値の２倍に略々等しく
、且つ前記反転増幅器（１０、１１）は３の直流利得係
数を有していることを特徴とする特許請求の範囲第７項
記載の電流ミラー回路配置。 ９、前記反転増幅器はコレクタとベースを前記第４ＰＮ
Ｐトランジスタ（１２）のベースに結合すると共にエミ
ッタを基準電位点に結合した第１ＮＰＮトランジスタ（
１０）と、該第１ＮＰＮトランジスタ（１０）のエミッ
タ面積の３倍に略々等しいエミッタ面積を有すると共に
ベースを第１ＮＰＮトランジスタのベースに、エミッタ
を基準電位点に、コレクタを前記接続点（１）にそれぞ
れ結合した第２ＮＰＮトランジスタ（１１）とで構成し
てあることを特徴とする特許請求の範囲第８項記載の電
流ミラー回路配置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE3603799.0 | 1986-02-07 | ||
| DE19863603799 DE3603799A1 (de) | 1986-02-07 | 1986-02-07 | Stromspiegelschaltung |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62230106A true JPS62230106A (ja) | 1987-10-08 |
| JP2542605B2 JP2542605B2 (ja) | 1996-10-09 |
Family
ID=6293591
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62023731A Expired - Lifetime JP2542605B2 (ja) | 1986-02-07 | 1987-02-05 | 電流ミラ−回路配置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4779061A (ja) |
| EP (1) | EP0237086B1 (ja) |
| JP (1) | JP2542605B2 (ja) |
| DE (2) | DE3603799A1 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4853610A (en) * | 1988-12-05 | 1989-08-01 | Harris Semiconductor Patents, Inc. | Precision temperature-stable current sources/sinks |
| US4975632A (en) * | 1989-03-29 | 1990-12-04 | Texas Instruments Incorporated | Stable bias current source |
| US5089769A (en) * | 1990-11-01 | 1992-02-18 | Motorola Inc. | Precision current mirror |
| US5287231A (en) * | 1992-10-06 | 1994-02-15 | Vtc Inc. | Write circuit having current mirrors between predriver and write driver circuits for maximum head voltage swing |
| DE4443469C2 (de) * | 1994-12-07 | 1997-10-23 | Telefunken Microelectron | Schaltungsanordnung mit einem Bipolartransistor |
| US5864231A (en) * | 1995-06-02 | 1999-01-26 | Intel Corporation | Self-compensating geometry-adjusted current mirroring circuitry |
| EP1255333B1 (en) * | 2001-04-30 | 2009-11-11 | Avago Technologies Fiber IP (Singapore) Pte. Ltd. | Current generator circuit and method of providing drive current to a laser diode driver |
| RS61048B1 (sr) | 2011-09-12 | 2020-12-31 | Boehringer Ingelheim Animal Health Usa Inc | Paraziticidne kompozicije koje sadrže izoksazolin aktivni agens, postupak i njihove primene |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5922112A (ja) * | 1982-07-28 | 1984-02-04 | Toshiba Corp | 電流源回路 |
| JPS59108411A (ja) * | 1982-12-13 | 1984-06-22 | Mitsubishi Electric Corp | 電流源回路 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1042763B (it) * | 1975-09-23 | 1980-01-30 | Ates Componenti Elettron | Circuita specchio di correnti compensato in temperatura |
| US4103249A (en) * | 1977-10-31 | 1978-07-25 | Gte Sylvania Incorporated | Pnp current mirror |
| JPS5955610A (ja) * | 1982-08-24 | 1984-03-30 | シ−メンス・アクチエンゲゼルシヤフト | 電流ミラ−回路 |
| US4525683A (en) * | 1983-12-05 | 1985-06-25 | Motorola, Inc. | Current mirror having base current error cancellation circuit |
| US4525682A (en) * | 1984-02-07 | 1985-06-25 | Zenith Electronics Corporation | Biased current mirror having minimum switching delay |
-
1986
- 1986-02-07 DE DE19863603799 patent/DE3603799A1/de not_active Withdrawn
-
1987
- 1987-02-03 US US07/010,219 patent/US4779061A/en not_active Expired - Lifetime
- 1987-02-03 EP EP87200162A patent/EP0237086B1/de not_active Expired - Lifetime
- 1987-02-03 DE DE8787200162T patent/DE3771237D1/de not_active Expired - Lifetime
- 1987-02-05 JP JP62023731A patent/JP2542605B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5922112A (ja) * | 1982-07-28 | 1984-02-04 | Toshiba Corp | 電流源回路 |
| JPS59108411A (ja) * | 1982-12-13 | 1984-06-22 | Mitsubishi Electric Corp | 電流源回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2542605B2 (ja) | 1996-10-09 |
| US4779061A (en) | 1988-10-18 |
| DE3603799A1 (de) | 1987-08-13 |
| DE3771237D1 (de) | 1991-08-14 |
| EP0237086A1 (de) | 1987-09-16 |
| EP0237086B1 (de) | 1991-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2559392B2 (ja) | ブリツジ増幅器 | |
| US6054897A (en) | Differential amplifier constituted of bipolar transistors | |
| JPS62230106A (ja) | 電流ミラ−回路配置 | |
| JPH0476524B2 (ja) | ||
| JPH1124769A (ja) | 定電流回路 | |
| JPS5827411A (ja) | 差動増幅器回路 | |
| US6734720B2 (en) | Operational amplifier in which the idle current of its output push-pull transistors is substantially zero | |
| US5155429A (en) | Threshold voltage generating circuit | |
| JP2644191B2 (ja) | バッファアンプ | |
| JPS6252486B2 (ja) | ||
| JPH0133046B2 (ja) | ||
| JP3627368B2 (ja) | アンプ | |
| JP3107590B2 (ja) | 電流極性変換回路 | |
| JP3470835B2 (ja) | 演算増幅器 | |
| JPH0326670Y2 (ja) | ||
| JP3360911B2 (ja) | 差動増幅回路 | |
| JPH0449701Y2 (ja) | ||
| JP2994312B2 (ja) | Ｅｃｌ論理回路 | |
| JP2703953B2 (ja) | 電流増幅回路 | |
| JP3294355B2 (ja) | 電流源回路 | |
| JPH02162837A (ja) | Ｄ／ａ変換器 | |
| JPS6238012A (ja) | 可変利得回路 | |
| JPH06236219A (ja) | 定電流回路 | |
| JPH0358603A (ja) | 利得制御回路 | |
| JPH04278611A (ja) | 定電流回路 |