JPS62221043A - 論理装置の監視回路 - Google Patents
論理装置の監視回路Info
- Publication number
- JPS62221043A JPS62221043A JP61063604A JP6360486A JPS62221043A JP S62221043 A JPS62221043 A JP S62221043A JP 61063604 A JP61063604 A JP 61063604A JP 6360486 A JP6360486 A JP 6360486A JP S62221043 A JPS62221043 A JP S62221043A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- memory
- monitor
- processor
- monitoring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004891 communication Methods 0.000 claims abstract description 26
- 238000012544 monitoring process Methods 0.000 claims description 40
- 238000012423 maintenance Methods 0.000 claims description 11
- 230000006870 function Effects 0.000 claims description 7
- 238000003745 diagnosis Methods 0.000 claims description 6
- 230000005856 abnormality Effects 0.000 abstract description 12
- 230000004044 response Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- 102100030551 Protein MEMO1 Human genes 0.000 description 2
- 101710176845 Protein MEMO1 Proteins 0.000 description 2
- 238000013480 data collection Methods 0.000 description 2
- 230000010365 information processing Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は論理装置の監視回路に関し、特に情報処理装置
で使用される論理装置の監視回路に関す〔従来の技術〕 従来、論理装置を監視する方法としては、論理装置を制
御する命令群またはマイクロ命令群を使って組まれた監
視プログラムにより、あらかじめ定められた監視動作を
実行させる方法が一般的に採用されている。
で使用される論理装置の監視回路に関す〔従来の技術〕 従来、論理装置を監視する方法としては、論理装置を制
御する命令群またはマイクロ命令群を使って組まれた監
視プログラムにより、あらかじめ定められた監視動作を
実行させる方法が一般的に採用されている。
監視プログラムは、被監視装置がソフトウェアまたはフ
ァームウェアによって一定時間毎にアクセスされるよう
にし、被監視装置へのアクセスがあらかじめ設定された
時間以内になかった場合に異常発生を上位装置に報告し
たり、自装置に表示したり、再立上げを起動したりする
。しかし、異常発生の原因を究明するのに必要なデータ
収集は、部分的に各１１０デバイス制御プログラムに組
み込まれたログ機能に依存している。
ァームウェアによって一定時間毎にアクセスされるよう
にし、被監視装置へのアクセスがあらかじめ設定された
時間以内になかった場合に異常発生を上位装置に報告し
たり、自装置に表示したり、再立上げを起動したりする
。しかし、異常発生の原因を究明するのに必要なデータ
収集は、部分的に各１１０デバイス制御プログラムに組
み込まれたログ機能に依存している。
上述した従来の論理装置の監視方式では、異常発生の原
因を究明するのに必要なデータ収集が部分的に各Ｉ１０
デバイス制御プログラムに組み込まれたログ機能に依存
しているため、十分なデータ収集ができず、問題解決ま
でに多大な時間を要することがあるという欠点がある。
因を究明するのに必要なデータ収集が部分的に各Ｉ１０
デバイス制御プログラムに組み込まれたログ機能に依存
しているため、十分なデータ収集ができず、問題解決ま
でに多大な時間を要することがあるという欠点がある。
また、異常発生の箇所によっては被監視装置のメモリに
格納されたログ情報が取り出せないという不具合がしば
しば発生するという欠点がある。
格納されたログ情報が取り出せないという不具合がしば
しば発生するという欠点がある。
なお、各被監視装置を制御するファームウェア毎に内部
状態の遷移を詳細にログできることが理想であるが、既
設計品細部にかかる改造の困難性やファームウェア容量
および性能面から各被監視装置自体を変更することは不
可能となっている。
状態の遷移を詳細にログできることが理想であるが、既
設計品細部にかかる改造の困難性やファームウェア容量
および性能面から各被監視装置自体を変更することは不
可能となっている。
本発明の目的は、上述の点に鑑み、論理装置の異常発生
の原因究明のために十分なデータを容易に収集すること
ができる論理装置の監視回路を提供することにある。
の原因究明のために十分なデータを容易に収集すること
ができる論理装置の監視回路を提供することにある。
本発明の論理装置の監視回路は、プロセッサ、メモリお
よび外部装置間の通信手段と、この通信手段を介して監
視機能を任意にプログラムするプログラミング手段と、
このプログラミング手段によってプログラムされた監視
機能に従って被監視装置のバスのトレース動作および被
監視装置の保守診断動作を制御する制御手段と、前記ト
レース動作および前記保守診断動作の結果を前記通信手
段を介して外部装置に送出する出力手段とを含む。
よび外部装置間の通信手段と、この通信手段を介して監
視機能を任意にプログラムするプログラミング手段と、
このプログラミング手段によってプログラムされた監視
機能に従って被監視装置のバスのトレース動作および被
監視装置の保守診断動作を制御する制御手段と、前記ト
レース動作および前記保守診断動作の結果を前記通信手
段を介して外部装置に送出する出力手段とを含む。
次に、本発明について図面を参照して説明する。
第２図は本発明の一実施例の監視回路を配設する論理装
置のブロック構成図である。この論理装置１は、監視回
路１０と、メインプロセッサ２１と、メインメモリ２２
と、Ｉ１０デバイス群２３と、メンテナンスパネル２４
と、メインバス２５とを含んで構成されており、監視回
路１０は通信回線１９を介して外部装置２ （例えば、
パーソナルコンピュータ）に接続されている。
置のブロック構成図である。この論理装置１は、監視回
路１０と、メインプロセッサ２１と、メインメモリ２２
と、Ｉ１０デバイス群２３と、メンテナンスパネル２４
と、メインバス２５とを含んで構成されており、監視回
路１０は通信回線１９を介して外部装置２ （例えば、
パーソナルコンピュータ）に接続されている。
監視回路１０は、メインバス２５に直接接続され、メイ
ンプロセッサ２１からは１つのＩ１０デバイスと見なさ
れる。また、監視回路１０は、既設計装置に追加可能な
ようにパッケージに収容され、論理装置１は監視回路１
０が実装されない場合は従来通りの動作を行う。
ンプロセッサ２１からは１つのＩ１０デバイスと見なさ
れる。また、監視回路１０は、既設計装置に追加可能な
ようにパッケージに収容され、論理装置１は監視回路１
０が実装されない場合は従来通りの動作を行う。
メインプロセッサ２１は、上位装置からのコマンドまた
はメインメモリ２２に格納されたコマンドに従って配下
のＩ１０デバイス群２３をメインバス２５を介して制御
する。
はメインメモリ２２に格納されたコマンドに従って配下
のＩ１０デバイス群２３をメインバス２５を介して制御
する。
メンテナンスパネル２４は、論理装置１の保守診断動作
をマニュアルで制御する。
をマニュアルで制御する。
外部装置２は、監視回路１０のプログラムおよびその監
視結果を格納するための装置である。
視結果を格納するための装置である。
第１図を参照すると、第２図中に示した本実施例の監視
回路１０は、監視回路１０を制御する監視プロセッサ１
１と、監視プロセッサ１１のプログラムを格納するロー
カルメモリ１２と、外部装置２との通信のための通信ア
ダプタ１３と、被監視装置である論理装置１のメインバ
ス２５のトレースデータを格納するためのトレースメモ
リ１４と、トレースメモ１月４へのデータ入出力を制御
するトレースメモリ制御回路１５と、ＷＤＴ （ウォチ
ドクタイマ）回路１６と、論理装置１のメインバス２５
と監視回路１０のローカルバス１８との間を制御するバ
ス制御回路１７とから構成されている。
回路１０は、監視回路１０を制御する監視プロセッサ１
１と、監視プロセッサ１１のプログラムを格納するロー
カルメモリ１２と、外部装置２との通信のための通信ア
ダプタ１３と、被監視装置である論理装置１のメインバ
ス２５のトレースデータを格納するためのトレースメモ
リ１４と、トレースメモ１月４へのデータ入出力を制御
するトレースメモリ制御回路１５と、ＷＤＴ （ウォチ
ドクタイマ）回路１６と、論理装置１のメインバス２５
と監視回路１０のローカルバス１８との間を制御するバ
ス制御回路１７とから構成されている。
監視回路１０は、ローカルメモリ１２に格納されたマイ
クロプログラムにより制御されるが、このローカルメモ
リ１２に格納されるマイクロプログラムは通信アダプタ
１３および通信回線１９を介して外部装置２から任意に
設定および変更可能である。
クロプログラムにより制御されるが、このローカルメモ
リ１２に格納されるマイクロプログラムは通信アダプタ
１３および通信回線１９を介して外部装置２から任意に
設定および変更可能である。
ＷＤＴ回路１６は、メインプロセッサ２１が特定命令実
行時にアクセスするように設定され、一定時間以内にア
クセスが行われない場合には論理装置１または上位装置
の異常発生として監視プロセッサ１１に割込みを発生す
る。
行時にアクセスするように設定され、一定時間以内にア
クセスが行われない場合には論理装置１または上位装置
の異常発生として監視プロセッサ１１に割込みを発生す
る。
トレースメモリ制御回路１５は、メインバス２５上のト
レースのタイミングを制御し、ファームウェア命令のフ
ェッチ時、メインメモリ２２のアクセス時、Ｉ１０デバ
イス群２３のアクセス時等のタイミングでメインバス２
５上のアドレス信号、データ信号、バス制御信号等をト
レースメモリ１４にリアルタイムで格納していき、ＷＤ
Ｔ回路１６による異常検出時または監視プロセッサ１１
によって指定されたトレース動作終了時にはトレースを
停止させ、通信アダプタ１３および通信回線１９を介し
てトレースメモリ１４に格納されたデータを外部装置２
に出力する。
レースのタイミングを制御し、ファームウェア命令のフ
ェッチ時、メインメモリ２２のアクセス時、Ｉ１０デバ
イス群２３のアクセス時等のタイミングでメインバス２
５上のアドレス信号、データ信号、バス制御信号等をト
レースメモリ１４にリアルタイムで格納していき、ＷＤ
Ｔ回路１６による異常検出時または監視プロセッサ１１
によって指定されたトレース動作終了時にはトレースを
停止させ、通信アダプタ１３および通信回線１９を介し
てトレースメモリ１４に格納されたデータを外部装置２
に出力する。
異常発生時の原因究明手段としての監視プロセッサ１１
は、バス制御回路１７を制御してメインメモｌ７２２に
格納されたログ情報を読み出したり、論理装置１にあら
かじめ組み込まれている保守診断のためのプログラムを
起動し、その結果を通信回線１９を介して外部装置２に
出力する。
は、バス制御回路１７を制御してメインメモｌ７２２に
格納されたログ情報を読み出したり、論理装置１にあら
かじめ組み込まれている保守診断のためのプログラムを
起動し、その結果を通信回線１９を介して外部装置２に
出力する。
次に、このように構成された本実施例の論理装置の監視
回路の動作について説明する。
回路の動作について説明する。
まず、外部装置ｔ２から監視回路１０の監視機能を決定
するマイクロプログラムの設定が行われる。
するマイクロプログラムの設定が行われる。
これは外部装置２から通信回線１９および通信アダプタ
１３を介してローカルメモリ１２にマイクロプログラム
を格納することによって行われる。このローカルメモ１
月２へのプログラム入力は、通信回線１９を介して行わ
れるので、論理装置１は通常動作を中断することなく動
作を続行する。マイクロプログラムでは、被監視装置で
ある論理装置１のハードウェア構成にあわせて最適な監
視項目が設定される。
１３を介してローカルメモリ１２にマイクロプログラム
を格納することによって行われる。このローカルメモ１
月２へのプログラム入力は、通信回線１９を介して行わ
れるので、論理装置１は通常動作を中断することなく動
作を続行する。マイクロプログラムでは、被監視装置で
ある論理装置１のハードウェア構成にあわせて最適な監
視項目が設定される。
論理装置１の動作状態でメインプロセッサ２１が特定命
令を実行すると、ＷＤＴ回路１６がアクセスされる。
令を実行すると、ＷＤＴ回路１６がアクセスされる。
一方、トレースメモリ制御回路１５ば、ファームウェア
命令のフェッチ時、メインメモリ２２のアクセス時、Ｉ
１０デバイス群２３のアクセス時等のタイミングでメイ
ンバス２５上のアドレス信号、データ信号、バス制御信
号等をトレースメモリ１４にリアルタイムで格納してい
く。トレースメモリ１４へのデータ格納は、メインバス
２５から直接行われ、論理装置１の通常動作の性能は低
下しない。
命令のフェッチ時、メインメモリ２２のアクセス時、Ｉ
１０デバイス群２３のアクセス時等のタイミングでメイ
ンバス２５上のアドレス信号、データ信号、バス制御信
号等をトレースメモリ１４にリアルタイムで格納してい
く。トレースメモリ１４へのデータ格納は、メインバス
２５から直接行われ、論理装置１の通常動作の性能は低
下しない。
ＷＤＴ回路１６が一定時間以内にアクセスされず異常発
生が検出されると、ＷＤＴ回路１６は監視プロセッサ１
１に割込みをかける。また、トレースメモリ制御回路１
５は、トレースメモリ１４へのトレースを停止さ、せ、
通信アダプタ１３および通信回線１９を介してトレース
メモリ１４に格納されたデータを外部装置２に出力させ
る。トレースメモリ１４のデータ出力は、通信回線１９
を介して行われ、論理装置１は通常動作を中断すること
なく動作を続行する。
生が検出されると、ＷＤＴ回路１６は監視プロセッサ１
１に割込みをかける。また、トレースメモリ制御回路１
５は、トレースメモリ１４へのトレースを停止さ、せ、
通信アダプタ１３および通信回線１９を介してトレース
メモリ１４に格納されたデータを外部装置２に出力させ
る。トレースメモリ１４のデータ出力は、通信回線１９
を介して行われ、論理装置１は通常動作を中断すること
なく動作を続行する。
なお、監視プロセッサ１１によって指定されたトレース
動作終了時にも、同様にトレースメモリ１４に格納され
たデータが通信アダプタ１３および通信回線１９を介し
て外部装置２に出力される。
動作終了時にも、同様にトレースメモリ１４に格納され
たデータが通信アダプタ１３および通信回線１９を介し
て外部装置２に出力される。
また、監視プロセッサ１１は、バス制御回路１７を制御
してメインメモリ２２に格納されたログ情報を読み出し
たり、論理装置１にあらかじめ組み込まれている保守診
断のためのプログラムを起動したりして、その結果を通
信回線１９を介して外部装置２に出力する。
してメインメモリ２２に格納されたログ情報を読み出し
たり、論理装置１にあらかじめ組み込まれている保守診
断のためのプログラムを起動したりして、その結果を通
信回線１９を介して外部装置２に出力する。
以上説明したように本発明は、監視プロセッサ、ローカ
ルメモリ、トレースメモリ、通信アダプタ等から構成さ
れた監視回路を被監視装置のメインバスに直接追加接続
することにより、既設計装置への監視機能の強化が容易
に行えるとともに、異常発生時の原因の究明をメインバ
スの任意タイミングでのリアルタイムトレース、メイン
メモリ内のログ情報の読出し、あらかじめ組み込まれて
いる保守診断プログラムの起動等を被監視装置のメイン
プロセッサに依存せず外部ＲＷからのプログラム掻作で
実行でき、論理装置の信頼性の向上および異常発生の原
因究明のためのデータ収集が容易に行えるという効果が
ある。
ルメモリ、トレースメモリ、通信アダプタ等から構成さ
れた監視回路を被監視装置のメインバスに直接追加接続
することにより、既設計装置への監視機能の強化が容易
に行えるとともに、異常発生時の原因の究明をメインバ
スの任意タイミングでのリアルタイムトレース、メイン
メモリ内のログ情報の読出し、あらかじめ組み込まれて
いる保守診断プログラムの起動等を被監視装置のメイン
プロセッサに依存せず外部ＲＷからのプログラム掻作で
実行でき、論理装置の信頼性の向上および異常発生の原
因究明のためのデータ収集が容易に行えるという効果が
ある。
第１図は本発明の一実施例を示すブロック構成図、
第２図は第１図に示した監視回路を含む被監視装置とし
ての論理装置を示すブロック図である。 図において、 １・・・論理装置、 ２・・・外部装置、 １０・・・監視回路、 １１・・・監視プロセッサ、 １２・・・ローカルメモリ、 １３・・・通信アダプタ、 １４・ ・ ・トレースメモリ、 １５・・・トレースメモリ制御回路、 １６・・・ＷＤＴ回路、 １７・・・バス制御回路、 １８・・・ローカルバス、 １９・・・通信回線、 ２１・・・メインプロセッサ、 ２２・・・メインメモリ、 ２３・・・Ｉ１０デバイス群、 ２４・・・メンテナンスパネル、 ２５・・・メインバスである。
ての論理装置を示すブロック図である。 図において、 １・・・論理装置、 ２・・・外部装置、 １０・・・監視回路、 １１・・・監視プロセッサ、 １２・・・ローカルメモリ、 １３・・・通信アダプタ、 １４・ ・ ・トレースメモリ、 １５・・・トレースメモリ制御回路、 １６・・・ＷＤＴ回路、 １７・・・バス制御回路、 １８・・・ローカルバス、 １９・・・通信回線、 ２１・・・メインプロセッサ、 ２２・・・メインメモリ、 ２３・・・Ｉ１０デバイス群、 ２４・・・メンテナンスパネル、 ２５・・・メインバスである。
Claims (1)
- 【特許請求の範囲】 プロセッサ、メモリおよび外部装置間の通信手段と、 この通信手段を介して監視機能を任意にプログラムする
プログラミング手段と、 このプログラミング手段によってプログラムされた監視
機能に従って被監視装置のバスのトレース動作および被
監視装置の保守診断動作を制御する制御手段と、 前記トレース動作および前記保守診断動作の結果を前記
通信手段を介して外部装置に送出する出力手段と、 を含むことを特徴とする論理装置の監視回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61063604A JPS62221043A (ja) | 1986-03-20 | 1986-03-20 | 論理装置の監視回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61063604A JPS62221043A (ja) | 1986-03-20 | 1986-03-20 | 論理装置の監視回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62221043A true JPS62221043A (ja) | 1987-09-29 |
Family
ID=13234053
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61063604A Pending JPS62221043A (ja) | 1986-03-20 | 1986-03-20 | 論理装置の監視回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62221043A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01135552U (ja) * | 1988-03-08 | 1989-09-18 | ||
| JPH08339313A (ja) * | 1995-06-14 | 1996-12-24 | Nec Corp | 論理回路の監視装置 |
-
1986
- 1986-03-20 JP JP61063604A patent/JPS62221043A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01135552U (ja) * | 1988-03-08 | 1989-09-18 | ||
| JPH08339313A (ja) * | 1995-06-14 | 1996-12-24 | Nec Corp | 論理回路の監視装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62221043A (ja) | 論理装置の監視回路 | |
| JPS6231447A (ja) | バスアナライザ | |
| CN112015600A (zh) | 日志信息处理系统、日志信息处理方法及装置和交换机 | |
| JP2614866B2 (ja) | 自己診断方式 | |
| JPS6363935B2 (ja) | ||
| JPH03100754A (ja) | Ｃｐｕ制御方法 | |
| JPH0496832A (ja) | 障害情報収集装置 | |
| JPH0619746A (ja) | 故障診断装置 | |
| JPH05298199A (ja) | 入出力制御装置 | |
| JPS63118964A (ja) | 情報処理装置 | |
| JP2584466B2 (ja) | ディスクコントローラの自己診断方法 | |
| JPS62298841A (ja) | フア−ムウエア・デバツグ方式 | |
| JPH0553934A (ja) | バスライン監視方式 | |
| JPH07230432A (ja) | 計算装置 | |
| JPH11134261A (ja) | 入出力制御装置 | |
| JPH02150932A (ja) | 情報処理装置 | |
| JPS62241041A (ja) | 情報処理装置 | |
| JPH01309138A (ja) | インサーキット・エミュレータ | |
| JPH02220143A (ja) | パーソナルコンピュータシステム | |
| JP2000267946A (ja) | 汎用コンピュータ装置 | |
| JPS63158650A (ja) | 情報処理装置 | |
| JPS6222156A (ja) | プログラム実行状態監視方式 | |
| JP2000082052A (ja) | マルチプロセッサシステム及びその診断方法並びにその制御プログラムを記録した記録媒体 | |
| JPH04151701A (ja) | プロセス入出力制御システム | |
| JPH03123944A (ja) | サービスプロセッサ |