JPH07230432A - 計算装置 - Google Patents
計算装置Info
- Publication number
- JPH07230432A JPH07230432A JP6019493A JP1949394A JPH07230432A JP H07230432 A JPH07230432 A JP H07230432A JP 6019493 A JP6019493 A JP 6019493A JP 1949394 A JP1949394 A JP 1949394A JP H07230432 A JPH07230432 A JP H07230432A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- memory
- processors
- fault
- history storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】
【目的】 複数のプロセッサをバス接続した計算装置に
おいて、使用中に障害解析が不可能である用途において
も特別に計測装置を付加することなく、使用後に障害解
析を可能とする。 【構成】 バス４に接続してバス・トランザクションを
監視するバス監視手段１０と、上記バスに接続してバス
上の信号値を記憶する履歴記憶手段２０とを設けた。 【効果】 障害発生時にその直前のプロセッサ間相互作
用の情報を自動的に保存するようにしたので、使用中に
障害解析が不可能である用途においても特別に計測装置
を付加することなく、後でこの障害情報を読みだして解
析することができる。
おいて、使用中に障害解析が不可能である用途において
も特別に計測装置を付加することなく、使用後に障害解
析を可能とする。 【構成】 バス４に接続してバス・トランザクションを
監視するバス監視手段１０と、上記バスに接続してバス
上の信号値を記憶する履歴記憶手段２０とを設けた。 【効果】 障害発生時にその直前のプロセッサ間相互作
用の情報を自動的に保存するようにしたので、使用中に
障害解析が不可能である用途においても特別に計測装置
を付加することなく、後でこの障害情報を読みだして解
析することができる。
Description
【０００１】
【産業上の利用分野】この発明は複数のプロセッサをバ
ス接続した計算装置において、プロセッサ間相互作業に
よる障害の解析に関する。
ス接続した計算装置において、プロセッサ間相互作業に
よる障害の解析に関する。
【０００２】
【従来の技術】複数のプロセッサをバス接続した計算装
置においてはプロセッサ間で相互作用しながら動作する
ので、プロセッサ単体の動作が検証されていても相互作
用による障害の可能性が残る。このような障害は相互作
用のタイミングに依存して、間欠的、偶発的に発生する
ことがある。あらかじめ全てのタイミングに対して検証
することは困難なので、障害がある程度発生することを
前提にし、復旧手段と障害の解析手段を備えることによ
ってシステムの保全性を向上することが重要になってい
る。
置においてはプロセッサ間で相互作用しながら動作する
ので、プロセッサ単体の動作が検証されていても相互作
用による障害の可能性が残る。このような障害は相互作
用のタイミングに依存して、間欠的、偶発的に発生する
ことがある。あらかじめ全てのタイミングに対して検証
することは困難なので、障害がある程度発生することを
前提にし、復旧手段と障害の解析手段を備えることによ
ってシステムの保全性を向上することが重要になってい
る。
【０００３】特に小型航空機への搭載用途のように、飛
行中に発生した障害に対して地上の整備所に帰らないと
障害を解析できない場合、障害情報の保存が重要にな
る。なぜならば、間欠的または偶発的な障害は地上の整
備所で障害を再現させることが困難であり、障害情報が
保存されていないと結局原因が解析できないことになる
からである。
行中に発生した障害に対して地上の整備所に帰らないと
障害を解析できない場合、障害情報の保存が重要にな
る。なぜならば、間欠的または偶発的な障害は地上の整
備所で障害を再現させることが困難であり、障害情報が
保存されていないと結局原因が解析できないことになる
からである。
【０００４】従来技術の課題を例にもとづいて説明す
る。図５は例えば２つのプロセッサからなる従来の計算
装置であり、１および２はそれぞれ第１、第２のプロセ
ッサ、３は共有メモリ、４はこれら全てを接続するバ
ス、５は各プロセッサからの要求を入力とし許可を与え
るプロセッサの番号を出力とするアービタである。
る。図５は例えば２つのプロセッサからなる従来の計算
装置であり、１および２はそれぞれ第１、第２のプロセ
ッサ、３は共有メモリ、４はこれら全てを接続するバ
ス、５は各プロセッサからの要求を入力とし許可を与え
るプロセッサの番号を出力とするアービタである。
【０００５】従来の計算装置では、たまたまあるタイミ
ングで第一のプロセッサ１（以下Ａとよぶ）が第２のプ
ロセッサ２（以下Ｂとよぶ）からバス４を通じて相互作
用（すなわちプロセッサ間通信またはデータ転送）を受
けた結果、Ａの動作が暴走するあるいは所定の時間内に
処理が終了しない等の障害が発生した場合、Ａは例外処
理を起動してその時点でのＡの状態を共有メモリ３に書
込んで障害情報として保存する。Ａで障害が発生した結
果、ＢがＡからの応答を所定の時間内に得られない等の
２次的な障害につながる場合もあり、そのときはＢも同
様にＢの状態を共有メモリ３に書込んで障害情報を保存
する。
ングで第一のプロセッサ１（以下Ａとよぶ）が第２のプ
ロセッサ２（以下Ｂとよぶ）からバス４を通じて相互作
用（すなわちプロセッサ間通信またはデータ転送）を受
けた結果、Ａの動作が暴走するあるいは所定の時間内に
処理が終了しない等の障害が発生した場合、Ａは例外処
理を起動してその時点でのＡの状態を共有メモリ３に書
込んで障害情報として保存する。Ａで障害が発生した結
果、ＢがＡからの応答を所定の時間内に得られない等の
２次的な障害につながる場合もあり、そのときはＢも同
様にＢの状態を共有メモリ３に書込んで障害情報を保存
する。
【０００６】
【発明が解決しようとする課題】上記のような計算装置
では、障害発生時に各プロセッサ毎の障害情報は保存で
きるが、それが他プロセッサからのいかなる相互作用と
因果関係にあるか、またどのプロセッサの障害が最初で
他のプロセッサの障害が２次的なものなのかを知ること
ができない。もちろん計測装置を取付ければ観測できる
が、小型航空機への搭載用途のように飛行中に計測装置
を取付けられない場合は解析不可能である。間欠的な障
害はリトライするかまたは強制的にリセットして動作を
再開することはできるが、障害の原因が不明のまま使用
し続けることになり、将来、重大な障害につながる恐れ
がある。
では、障害発生時に各プロセッサ毎の障害情報は保存で
きるが、それが他プロセッサからのいかなる相互作用と
因果関係にあるか、またどのプロセッサの障害が最初で
他のプロセッサの障害が２次的なものなのかを知ること
ができない。もちろん計測装置を取付ければ観測できる
が、小型航空機への搭載用途のように飛行中に計測装置
を取付けられない場合は解析不可能である。間欠的な障
害はリトライするかまたは強制的にリセットして動作を
再開することはできるが、障害の原因が不明のまま使用
し続けることになり、将来、重大な障害につながる恐れ
がある。
【０００７】この発明はかかる課題を解決するためにな
されたものであり、使用中に障害の解析が不可能である
用途においても特別に計測装置を付加することなく、使
用後に障害の解析を可能とする計算装置を提供すること
を目的とする。
されたものであり、使用中に障害の解析が不可能である
用途においても特別に計測装置を付加することなく、使
用後に障害の解析を可能とする計算装置を提供すること
を目的とする。
【０００８】
【課題を解決するための手段】プロセッサ間の相互作用
はバスを通したプロセッサ間通信またはデータ転送（以
下これらをまとめてバス・トランザクションとよぶ）で
行なわれるので、全バス・トランザクションを把握すれ
ば全ての相互作用がわかることになる。そこでこの発明
の計算装置では、バスに接続してバス・トランザクショ
ンを監視するバス監視手段と、上記バスに接続してバス
上の信号値を記憶する履歴記憶手段とを設けた。また、
バス監視手段には、各プロセッサからの異常信号を入力
する異常信号検出回路と、上記履歴記憶手段に制御信号
を出力するメモリ制御回路とを設けた。また、履歴記憶
手段には、タイマと、バス・トランザクション情報を保
存する不揮発メモリとを設けた。
はバスを通したプロセッサ間通信またはデータ転送（以
下これらをまとめてバス・トランザクションとよぶ）で
行なわれるので、全バス・トランザクションを把握すれ
ば全ての相互作用がわかることになる。そこでこの発明
の計算装置では、バスに接続してバス・トランザクショ
ンを監視するバス監視手段と、上記バスに接続してバス
上の信号値を記憶する履歴記憶手段とを設けた。また、
バス監視手段には、各プロセッサからの異常信号を入力
する異常信号検出回路と、上記履歴記憶手段に制御信号
を出力するメモリ制御回路とを設けた。また、履歴記憶
手段には、タイマと、バス・トランザクション情報を保
存する不揮発メモリとを設けた。
【０００９】
【作用】上記のように構成された計算装置では、バス・
トランザクションが起こるごとにバス監視手段がそれを
検知して履歴記憶手段に制御信号を送り、履歴記憶手段
が制御信号を受けてバス上の信号値を不揮発メモリに書
込むと同時に、その時点でアービタが許可しているプロ
セッサ番号と、その時間を示すタイマの出力とを不揮発
メモリに書込む。また障害発生時は、バス監視手段にお
いて異常信号検出回路で検出し、メモリ制御回路が履歴
記憶手段に制御信号を送るのを停止させる。したがって
障害発生直前のバス・トランザクション情報が履歴記憶
手段に保存されることになる。
トランザクションが起こるごとにバス監視手段がそれを
検知して履歴記憶手段に制御信号を送り、履歴記憶手段
が制御信号を受けてバス上の信号値を不揮発メモリに書
込むと同時に、その時点でアービタが許可しているプロ
セッサ番号と、その時間を示すタイマの出力とを不揮発
メモリに書込む。また障害発生時は、バス監視手段にお
いて異常信号検出回路で検出し、メモリ制御回路が履歴
記憶手段に制御信号を送るのを停止させる。したがって
障害発生直前のバス・トランザクション情報が履歴記憶
手段に保存されることになる。
【００１０】
実施例１．図１はこの発明の一実施例を示すブロック図
であって、１から５は従来例と同一である。１０はバス
監視手段であり、この中の１１はバス４に接続したバス
・トランザクション検出回路、１２は各プロセッサセッ
サ１、２からの異常信号を入力する異常信号検出回路、
１３はメモリ制御回路である。２０は履歴記憶手段であ
り、この中の２１はタイマ、２２と２３はそれぞれタイ
マ２１を構成するカウンタとオーバフロウ・フラグ、２
４はバス４とアービタ５とタイマ２１の出力とメモリ制
御回路１３からの制御信号を入力とする不揮発メモリで
ある。
であって、１から５は従来例と同一である。１０はバス
監視手段であり、この中の１１はバス４に接続したバス
・トランザクション検出回路、１２は各プロセッサセッ
サ１、２からの異常信号を入力する異常信号検出回路、
１３はメモリ制御回路である。２０は履歴記憶手段であ
り、この中の２１はタイマ、２２と２３はそれぞれタイ
マ２１を構成するカウンタとオーバフロウ・フラグ、２
４はバス４とアービタ５とタイマ２１の出力とメモリ制
御回路１３からの制御信号を入力とする不揮発メモリで
ある。
【００１１】次にこの実施例の動作を説明する。例えば
第２のプロセッサ２から第１のプロセッサ１へのバス・
トランザクションがあるとバス・トランザクション検出
回路１１がこれを検出し、メモリ制御回路１３が履歴記
憶手段２０に制御信号を送る。履歴記憶手段２０ではこ
の制御信号を受けて、タイマ２１の出力であるカウンタ
２２およびオーバフロウ・フラグ２３の値と、バス４上
の信号値と、アービタ５の出力であるプロセッサ番号と
を不揮発メモリ２４に書込む。ここでカウンタ２２は常
時カウントアップしており、上限値まで進むとオーバフ
ロウ・フラグ２３をセットして０に戻るようになってい
る。オーバフロウ・フラグ２３はタイマ２１の出力が不
揮発メモリに書込まれた時にクリアされる。以上の動作
を繰り返して、すべてのバス・トランザクションの情報
が不揮発メモリ２４に書込まれる。なお不揮発メモリ２
４は最終アドレスまで書込まれると再び最初のアドレス
から上書きされるので、常に最新のバス・トランザクシ
ョンの情報が保存されていることになる。以上のように
動作した結果、不揮発メモリ２４には例えば図３に示す
ように、バス・トランザクションが起きた時間、起こし
たプロセッサ番号、バス・トランザクションの内容等の
情報が保存される。
第２のプロセッサ２から第１のプロセッサ１へのバス・
トランザクションがあるとバス・トランザクション検出
回路１１がこれを検出し、メモリ制御回路１３が履歴記
憶手段２０に制御信号を送る。履歴記憶手段２０ではこ
の制御信号を受けて、タイマ２１の出力であるカウンタ
２２およびオーバフロウ・フラグ２３の値と、バス４上
の信号値と、アービタ５の出力であるプロセッサ番号と
を不揮発メモリ２４に書込む。ここでカウンタ２２は常
時カウントアップしており、上限値まで進むとオーバフ
ロウ・フラグ２３をセットして０に戻るようになってい
る。オーバフロウ・フラグ２３はタイマ２１の出力が不
揮発メモリに書込まれた時にクリアされる。以上の動作
を繰り返して、すべてのバス・トランザクションの情報
が不揮発メモリ２４に書込まれる。なお不揮発メモリ２
４は最終アドレスまで書込まれると再び最初のアドレス
から上書きされるので、常に最新のバス・トランザクシ
ョンの情報が保存されていることになる。以上のように
動作した結果、不揮発メモリ２４には例えば図３に示す
ように、バス・トランザクションが起きた時間、起こし
たプロセッサ番号、バス・トランザクションの内容等の
情報が保存される。
【００１２】ここでどれか１つのプロセッサで障害が発
生した時は、異常信号検出回路１２で検出しメモリ制御
回路１３が制御信号を送るのを停止させる。障害発生か
ら再開した時は、どれか１つのプロセッサからバス・ト
ランザクション検出回路１１にバス４を通してコマンド
を送ることによりメモリ制御回路１３が制御信号を送る
のを停止させる。以降は不揮発メモリ２４の内容は書換
えられず、障害が発生する直前のバス・トランザクショ
ンの情報が不揮発メモリ２４に保存される。
生した時は、異常信号検出回路１２で検出しメモリ制御
回路１３が制御信号を送るのを停止させる。障害発生か
ら再開した時は、どれか１つのプロセッサからバス・ト
ランザクション検出回路１１にバス４を通してコマンド
を送ることによりメモリ制御回路１３が制御信号を送る
のを停止させる。以降は不揮発メモリ２４の内容は書換
えられず、障害が発生する直前のバス・トランザクショ
ンの情報が不揮発メモリ２４に保存される。
【００１３】障害を解析する時は、この不揮発メモリ２
４の情報を読出すことによって障害がどのバス・トラン
ザクションと因果関係があるか、またどのプロセッサの
障害が最初で他のプロセッサの障害が２次的なものなの
かを解析できる。
４の情報を読出すことによって障害がどのバス・トラン
ザクションと因果関係があるか、またどのプロセッサの
障害が最初で他のプロセッサの障害が２次的なものなの
かを解析できる。
【００１４】実施例２．図２は別の実施例を示すブロッ
ク図であり、図１と同一の番号は同一の構成要素を示
し、２５は図１の不揮発メモリ２４に相当するが揮発性
であってもよいメモリ、２６はメモリ２５に接続したバ
ックアップ不揮発メモリである。本実施例においては、
どれか１つのプロセッサで障害が発生すると異常信号検
出回路１２で検出し、メモリ制御回路１３は制御信号を
送りメモリ２５の全内容をバックアップ不揮発メモリ２
６にコピーする。障害発生から再開した場合は、引き続
きバス・トランザクション情報を書込んでいく。本実施
例では図１の実施例のようにプロセッサがコマンドを送
らなくても、自動的にバックアップ不揮発メモリ２６に
バス・トランザクション情報が保存される。
ク図であり、図１と同一の番号は同一の構成要素を示
し、２５は図１の不揮発メモリ２４に相当するが揮発性
であってもよいメモリ、２６はメモリ２５に接続したバ
ックアップ不揮発メモリである。本実施例においては、
どれか１つのプロセッサで障害が発生すると異常信号検
出回路１２で検出し、メモリ制御回路１３は制御信号を
送りメモリ２５の全内容をバックアップ不揮発メモリ２
６にコピーする。障害発生から再開した場合は、引き続
きバス・トランザクション情報を書込んでいく。本実施
例では図１の実施例のようにプロセッサがコマンドを送
らなくても、自動的にバックアップ不揮発メモリ２６に
バス・トランザクション情報が保存される。
【００１５】また、本発明のハードウェアを次の方法で
使うことにより、各プロセッサ上で走っているタスク間
の時間的順序関係すなわちプロセッサ間タスク・スケジ
ュールを得ることができる。まず第１ステップでは、各
プロセッサ１、２はタスクを切り換える毎にソフトウェ
アによって共有メモリ３の特定アドレスに書込みを行な
う。この書込みのバス・トランザクションはタイマ２１
の値とともに履歴記憶手段２０に保存される。障害の解
析時には、第２ステップで、どれか１つのプロセッサが
バス監視手段１０を停止させる。第３ステップで、どれ
か１つのプロセッサで履歴記憶手段２０の中から保存さ
れているバス・トランザクション情報を読出し、第１ス
テップで行なった特定アドレスへの書込みのバス・トラ
ンザクション情報のみを抜き出す。以上の操作の結果、
例えば図４に示すような障害発生直前のプロセッサ間タ
スク・スケジュールが得られる。
使うことにより、各プロセッサ上で走っているタスク間
の時間的順序関係すなわちプロセッサ間タスク・スケジ
ュールを得ることができる。まず第１ステップでは、各
プロセッサ１、２はタスクを切り換える毎にソフトウェ
アによって共有メモリ３の特定アドレスに書込みを行な
う。この書込みのバス・トランザクションはタイマ２１
の値とともに履歴記憶手段２０に保存される。障害の解
析時には、第２ステップで、どれか１つのプロセッサが
バス監視手段１０を停止させる。第３ステップで、どれ
か１つのプロセッサで履歴記憶手段２０の中から保存さ
れているバス・トランザクション情報を読出し、第１ス
テップで行なった特定アドレスへの書込みのバス・トラ
ンザクション情報のみを抜き出す。以上の操作の結果、
例えば図４に示すような障害発生直前のプロセッサ間タ
スク・スケジュールが得られる。
【００１６】なお、上記実施例ではプロセッサが２つの
場合を説明したが、プロセッサの数が３つ以上の場合も
同様である。
場合を説明したが、プロセッサの数が３つ以上の場合も
同様である。
【００１７】
【発明の効果】以上のように、障害発生時にその直前の
プロセッサ間相互作用の情報を自動的に保存するように
したので、使用中に障害解析が不可能である用途におい
ても特別に計測装置を付加することなく、後でこの障害
情報を読みだして解析することができる。
プロセッサ間相互作用の情報を自動的に保存するように
したので、使用中に障害解析が不可能である用途におい
ても特別に計測装置を付加することなく、後でこの障害
情報を読みだして解析することができる。
【図面の簡単な説明】
【図１】この発明の実施例を示すブロック図である。
【図２】この発明の別の実施例を示すブロック図であ
る。
る。
【図３】バス・トランザクション情報の保存例をしめす
図である。
図である。
【図４】プロセッサ間タスク・スケジュールの例をしめ
す図である。
す図である。
【図５】従来例をしめすブロック図である。
１ 第１のプロセッサ ２ 第２のプロセッサ ３ 共有メモリ ４ バス ５ アービタ １０ バス監視手段 １１ バス・トランザクション検出回路 １２ 異常信号検出回路 １３ メモリ制御回路 ２０ 履歴記憶手段 ２１ タイマ ２２ カウンタ ２３ オーバフロウ・フラグ ２４ 不揮発メモリ ２５ メモリ ２６ バックアップ不揮発メモリ
Claims (5)
- 【請求項１】 複数のプロセッサと、上記複数のプロセ
ッサが共有する共有メモリと、上記複数のプロセッサお
よび共有メモリを接続するバスと、上記複数のプロセッ
サからのバス使用権要求を入力とし、使用権を獲得した
プロセッサの番号を出力とするアービタと、上記バスに
接続してバス・トランザクションを監視するバス監視手
段と、上記バスおよびアービタに接続してバス・トラン
ザクションの情報を記憶する履歴記憶手段とを備えたこ
とを特徴とする計算装置。 - 【請求項２】 バス監視手段は、上記バスに接続したバ
ス・トランザクション検出回路と、上記各プロセッサか
らの異常信号を入力する異常信号検出回路と、上記履歴
記憶手段に制御信号を出力するメモリ制御回路とを備え
たことを特徴とする請求項１記載の計算装置。 - 【請求項３】 履歴記憶手段は、タイマと、上記タイマ
と上記バスおよびアービタとからの信号を入力とする不
揮発メモリとを備えたことを特徴とする請求項１記載の
計算装置。 - 【請求項４】 履歴記憶手段は、タイマと、上記タイマ
と上記バスおよびアービタとからの信号を入力とするメ
モリと、上記メモリに接続したバックアップ不揮発メモ
リとを備えたことを特徴とする請求項１記載の計算装
置。 - 【請求項５】 タイマは、カウンタと、オーバフロウ・
フラグとを備えたことを特徴とする請求項３または請求
項４記載の計算装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6019493A JPH07230432A (ja) | 1994-02-16 | 1994-02-16 | 計算装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6019493A JPH07230432A (ja) | 1994-02-16 | 1994-02-16 | 計算装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07230432A true JPH07230432A (ja) | 1995-08-29 |
Family
ID=12000899
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6019493A Pending JPH07230432A (ja) | 1994-02-16 | 1994-02-16 | 計算装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07230432A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007066336A (ja) * | 2003-04-17 | 2007-03-15 | Arm Ltd | 集積回路内の診断データ取り込み |
| US7996821B2 (en) | 2000-11-10 | 2011-08-09 | Renesas Electronics Corporation | Data processor |
-
1994
- 1994-02-16 JP JP6019493A patent/JPH07230432A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7996821B2 (en) | 2000-11-10 | 2011-08-09 | Renesas Electronics Corporation | Data processor |
| JP2007066336A (ja) * | 2003-04-17 | 2007-03-15 | Arm Ltd | 集積回路内の診断データ取り込み |
| US7278073B2 (en) | 2003-04-17 | 2007-10-02 | Arm Limited | Diagnostic data capture within an integrated circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2425863A (en) | Data processor monitor with a timer and control logic that sends s control signal to the processor if a set address is not accessed | |
| JP4299634B2 (ja) | 情報処理装置及び情報処理装置の時計異常検出プログラム | |
| JPH07230432A (ja) | 計算装置 | |
| JPH06187256A (ja) | バストレース機構 | |
| JPH1115661A (ja) | Ｃｐｕの自己診断方法 | |
| CN117743008B (zh) | 多核处理器故障诊断与异常处理方法、主控板卡及设备 | |
| JPH0754947B2 (ja) | 予備系監視方式 | |
| KR19990057809A (ko) | 오류 방지 시스템 | |
| JPH06214831A (ja) | 中央処理装置の異常検出装置 | |
| JPS6165354A (ja) | 障害プロセツサ検出方式 | |
| JPH0149975B2 (ja) | ||
| JPH03253945A (ja) | データ処理システムの異常回復処理機能確認方式 | |
| JPS63118964A (ja) | 情報処理装置 | |
| JPS63307547A (ja) | Ｃｐｕ監視回路 | |
| JPS63193260A (ja) | 疎結合マルチプロセツサシステムのホストプロセツサ監視方式 | |
| JPH02210515A (ja) | システムのリセット方式 | |
| JPS624746B2 (ja) | ||
| JPS62221043A (ja) | 論理装置の監視回路 | |
| JP2000330878A (ja) | 通信制御装置 | |
| JPS60254338A (ja) | マルチプロセツサの異常検出方式 | |
| JPS6112585B2 (ja) | ||
| JPH03252831A (ja) | Ｄｍａ転送によるｒａｓ情報収集方法 | |
| JPH01169642A (ja) | 暴走検出回路 | |
| JPS6275744A (ja) | プログラムモニタ方式 | |
| JPH0797327B2 (ja) | 故障検出方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20080706 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20080706 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20090706 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090706 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20100706 |