JPS62212554A - Apparatus for inspecting through-hole - Google Patents
Apparatus for inspecting through-holeInfo
- Publication number
- JPS62212554A JPS62212554A JP5640286A JP5640286A JPS62212554A JP S62212554 A JPS62212554 A JP S62212554A JP 5640286 A JP5640286 A JP 5640286A JP 5640286 A JP5640286 A JP 5640286A JP S62212554 A JPS62212554 A JP S62212554A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- light
- circuit
- detecting
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/84—Systems specially adapted for particular applications
- G01N21/88—Investigating the presence of flaws or contamination
- G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
- G01N21/956—Inspecting patterns on the surface of objects
- G01N21/95692—Patterns showing hole parts, e.g. honeycomb filtering structures
Landscapes
- Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Biochemistry (AREA)
- General Health & Medical Sciences (AREA)
- General Physics & Mathematics (AREA)
- Immunology (AREA)
- Pathology (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
Description
【発明の詳細な説明】
〔概 要〕
本発明はプリント基板に形成されるスルーホール中の欠
陥を検出する欠陥検査装置に関し、スルーホール位置パ
ターンを検出する位置検出手段とスルーホール欠陥から
漏れる漏光を検出する欠陥検出手段を用い、雨検出手段
の出力を比較して欠陥及び欠陥候補を弁別し、その出力
を記憶回路に蓄積し、欠陥が真の欠陥か欠陥候補かを検
出するようにした欠陥検出装置を提供するものであり、
さらに被検査物体であるプリント基板の厚みが厚くなっ
てプリント基板厚板とスルーホールの口径との比である
アスペクト比が15にもなるとスルーホール中のメッキ
の欠陥が検出しにくくなる。[Detailed Description of the Invention] [Summary] The present invention relates to a defect inspection device for detecting defects in through holes formed on a printed circuit board, and includes a position detection means for detecting a through hole position pattern and light leakage from a through hole defect. A defect detection means is used to detect a defect, and the output of the rain detection means is compared to discriminate between a defect and a defect candidate, and the output is stored in a memory circuit to detect whether the defect is a true defect or a defect candidate. It provides a defect detection device,
Furthermore, when the thickness of the printed circuit board that is the object to be inspected increases and the aspect ratio, which is the ratio between the printed circuit board thick plate and the diameter of the through hole, reaches 15, it becomes difficult to detect defects in the plating in the through hole.
このために漏光像を電子倍増する電子管を設け、さらに
電子管の像歪を補正する機能を設けるようにしたもので
ある。For this purpose, an electron tube is provided for multiplying the leakage image by electrons, and a function for correcting the image distortion of the electron tube is also provided.
本発明は欠陥検出装置に係り、特に欠陥または欠陥候補
を記憶し、欠陥内容を分析して真の欠陥のみ検知するよ
うにした欠陥検知装置に関する。The present invention relates to a defect detection device, and more particularly to a defect detection device that stores defects or defect candidates, analyzes defect details, and detects only true defects.
多層プリント配線板のスルーホールを自動的に検査する
ための最近の外観検査装置としては被検査物体の多層プ
リント配線板のメッキのスルーホール直径が0.2φ龍
程度でプリント配線板の厚みは1.5龍程度から3龍と
厚くなってきている。このためアスペクト比は15と大
きくなり目視検査が困難となっている。このため本出願
人は先にスルーホールのメッキが円筒形状をしているた
め孔の一端に蓋をしてスルーホール内に光が入らないよ
うにして基板表面に光を照射し、メッキに穴があったり
、断線していたりすると光がスルーホール内に入ってス
ルーホールの上端から光が漏れ、欠陥がない場合は光が
漏れないことを利用して欠陥を検知していたがスルーホ
ール位置の正確な自動検出に技術的な問題があり、この
ような技術的問題を解決し得る技術的手段の開発が要望
されていた。A recent visual inspection device for automatically inspecting through-holes in a multilayer printed wiring board is one in which the diameter of the through-hole in the plating of the multilayer printed wiring board of the object to be inspected is approximately 0.2φ, and the thickness of the printed wiring board is 1. The thickness has increased from about .5 dragons to 3 dragons. Therefore, the aspect ratio is as large as 15, making visual inspection difficult. For this reason, since the plating of the through-hole is cylindrical, the applicant first covered one end of the hole to prevent light from entering the through-hole, and then irradiated the board surface with light, which caused the plating to become cylindrical. If there is a defect or there is a break, light enters the through hole and leaks from the top of the through hole.If there is no defect, the defect is detected using the fact that no light leaks, but the through hole position There is a technical problem in accurate automatic detection of , and there has been a demand for the development of a technical means that can solve this technical problem.
上記した要求を解決するために本出願人はセルフストロ
ーブ法を開発し、その問題を解決した。In order to solve the above-mentioned requirements, the present applicant developed a self-strobe method and solved the problem.
このセルフストローブ法を第9図について説明する。This self-strobe method will be explained with reference to FIG.
第9図は被検査物体である。プリント基板1等の試料は
矢印の方向に一定の速さで搬送される。FIG. 9 shows the object to be inspected. A sample such as a printed circuit board 1 is transported at a constant speed in the direction of the arrow.
スルーホール2はランド3にうがたれ、このスルーホー
ル2がa点に到達すると、スルーホール2を直接通過し
た光5は第1の光検知器7aに入射して第1の光検知器
7aの出力に基づいて基板のXY座標位置を求めてスル
ーホール位置を検出することができる。次にスルーホー
ル2がb点に達すると、ここには遮光マスク8がある。The through hole 2 hangs onto the land 3, and when the through hole 2 reaches point a, the light 5 that directly passes through the through hole 2 enters the first photodetector 7a and is detected by the first photodetector 7a. The through hole position can be detected by determining the XY coordinate position of the board based on the output. Next, when the through hole 2 reaches point b, there is a light shielding mask 8 there.
このため、直接光5は遮光される。しかし、スルーホー
ル2に欠陥4があると基材内で散乱した漏光6が欠陥4
を通してスルーホール2内に漏れ出て、スルーホールメ
ッキ壁を反射しながら第2の光検知器7bに入射する。Therefore, the direct light 5 is blocked. However, if there is a defect 4 in the through hole 2, the light leakage 6 scattered within the base material
The light leaks through the through hole 2 and enters the second photodetector 7b while reflecting off the through hole plated wall.
上記第1及び第2の光検知器7aの出力はスルーホール
2がa点からb点に移動する時間分、遅延回路15によ
り遅延され、論理積回路9により、光検知器7bの出力
との論理積がとられて出力端子に欠陥を検出している。The outputs of the first and second photodetectors 7a are delayed by the delay circuit 15 by the time it takes for the through hole 2 to move from point a to point b, and the outputs of the photodetector 7b are A logical AND is performed to detect a defect in the output terminal.
すなわち両検知器からの出力を相互比較してスルーホー
ルの存在する位置からの漏光であるか否かを弁別してい
る。That is, the outputs from both detectors are compared with each other to determine whether or not the light is leaking from a position where a through hole exists.
上述のようにスルーホール位置とスルーホール欠陥から
の漏光を検出して重ね合わせた場合に両者の位置合わせ
が正確にできないと、基板に光を照射したときのランド
とか配線パターン以外の基板から出る光とスルーホール
位置信号が重なってしまい正常なスルーホールを欠陥の
あるスルーホールと誤認識する恐れがあった。As mentioned above, when detecting and superimposing the leakage light from the through-hole position and the through-hole defect, if the two cannot be aligned accurately, light will emit from the land or from the board other than the wiring pattern when the board is irradiated with light. There was a risk that the light and the through-hole position signal would overlap, causing a normal through-hole to be mistakenly recognized as a defective through-hole.
本発明は上述の欠点に鑑みなされたものであり、その目
的とするところは第1と第2の光検知手段出力を重ね合
わせた時の欠陥と欠陥候補を記憶回路に記憶させ、この
記憶回路の欠陥内容を分析し誤検出を防ぐようにした欠
陥検査装置を得るにあり、その手段は第1図に示すよう
に第1の光検知器と第2の光検知器の出力を論理積回路
9に与えて欠陥及び欠陥候補のスルーホールの位置及び
スルーホール漏光パターンの出力を記憶回路11に記憶
し、判定回路12内の基準の辞書パターンあるいはラン
ド領域を切り出した基準領域等を用いて基準の辞書パタ
ーンまたは基準領域外にスルーホール位置信号パターン
がでた場合は欠陥とみなされないようにして誤判定を防
ぐようにしたものである。The present invention has been made in view of the above-mentioned drawbacks, and its purpose is to store defects and defect candidates obtained by superimposing the outputs of the first and second photodetecting means in a storage circuit, and to store the defects and defect candidates in the storage circuit. The purpose of this is to obtain a defect inspection device that analyzes the defect contents and prevents false detection, and the means thereof is to connect the outputs of the first photodetector and the second photodetector to an AND circuit as shown in FIG. 9, the positions of defects and defect candidate through-holes, and the output of the through-hole light leakage pattern are stored in the storage circuit 11, and the reference dictionary pattern in the determination circuit 12 or the reference area cut out from the land area is used as a reference. If a through-hole position signal pattern appears outside the dictionary pattern or reference area, it is not regarded as a defect to prevent misjudgment.
本発明では第1及び第2の光検知器を論理積回路で得た
欠陥及び欠陥候補パターンを記憶回路にメモリしておき
基準のランド領域を抽出し、このランド領域外に上記ス
ルーホール位置信号パターンの出た場合は欠陥としない
ように作用させる。In the present invention, defects and defect candidate patterns obtained by the AND circuit of the first and second photodetectors are stored in a memory circuit, a reference land area is extracted, and the through-hole position signal is placed outside this land area. If a pattern appears, act so as not to treat it as a defect.
以下、本発明の一実施例を第2図及び第3図(a)。 An embodiment of the present invention is shown in FIGS. 2 and 3(a) below.
(b)、 (C1について詳記する。(b), (C1 will be described in detail.
第2図は本発明の欠陥検査装置の系統図、第3図(a)
、 (b)、 (C)は記憶回路に記憶するランド部分
のスルーホールパターン図であり、基板1がA方向に移
動されて第1及び第2の光検知器?a、7bに入射する
直接光5と漏光6はレンズ13を介してスルーホール位
置信号とスルーホール漏光信号となって二値化回路14
a、14bでアナログ値はデジタル化される。二値化回
路14aでデジタル化されたスルーホール位置信号成分
は遅延回路15に加えられる。該遅延回路の遅延時間は
基板1がA方向に移動してスルーホール位置が遮光マス
ク8位置に(るまでの時間に等しくとればよい。Fig. 2 is a system diagram of the defect inspection device of the present invention, Fig. 3(a)
, (b) and (C) are through-hole pattern diagrams of land portions to be stored in the memory circuit, in which the substrate 1 is moved in the direction A and the first and second photodetectors are connected to each other. Direct light 5 and leakage light 6 incident on a and 7b pass through a lens 13 and become a through-hole position signal and a through-hole light leakage signal, which are then sent to a binarization circuit 14.
The analog values are digitized at a and 14b. The through-hole position signal component digitized by the binarization circuit 14a is applied to the delay circuit 15. The delay time of the delay circuit may be set equal to the time required for the substrate 1 to move in the A direction until the through hole position reaches the light shielding mask 8 position.
スルーホール2が遮光マスク8位置にきたときの欠陥を
通して漏洩する漏光6は第2の光検知器7bを通じて二
値化され遅延回路を介さずにダイレクトに論理積回路9
に与えられ、第1の光検知器7aの出力を遅延した出力
と論理積回路9で論理積がとられてスルーホール位置信
号パターン17の中に第3図+In)に示すように破線
のスルーホール漏光信号パターン18が存在するものが
検出される。第3図(81は第2図に示すランド3を上
からみた拡大図で通常は漏光信号パターン18はランド
3の略真中に破線で示す位置にある。When the through hole 2 reaches the position of the light shielding mask 8, the leaked light 6 that leaks through the defect is binarized through the second photodetector 7b and directly sent to the AND circuit 9 without going through the delay circuit.
, and the delayed output of the first photodetector 7a is ANDed by the AND circuit 9 to form a through-hole position signal pattern 17 as shown in FIG. The presence of the hole light leakage signal pattern 18 is detected. FIG. 3 (81 is an enlarged view of the land 3 shown in FIG. 2 viewed from above. Normally, the light leakage signal pattern 18 is located approximately in the middle of the land 3 as shown by the broken line.
ここにおいて、破線で示すスルーホール位置信号が論理
積として取られればスルーホールに欠陥があると判断さ
れる。然し、令弟3図(fl)の実線で示すスルーホー
ル位置信号17がランド3からはみ出した位置にあって
漏光信号パターンと重ね合わされると、実線で示す漏光
信号パターン18がなくても基板1の基材部分から漏れ
た光20とスルーホール位置信号17と論理積がとられ
て、この部分をスルーホールの欠陥と判断を誤ることに
なる。Here, if the through-hole position signals indicated by broken lines are taken as a logical product, it is determined that the through-hole is defective. However, if the through-hole position signal 17 shown by the solid line in Figure 3 (fl) is located at a position protruding from the land 3 and overlapped with the light leakage signal pattern, the board 1 will be detected even if the light leakage signal pattern 18 shown by the solid line is not present. The light 20 leaking from the base material portion is ANDed with the through hole position signal 17, and this portion is mistakenly judged to be a defective through hole.
上述の基板1に照射する光は30万ルツクスに近い光で
あり、基材部分(ランド3を除く)を充分に透過する。The light irradiated onto the substrate 1 described above is close to 300,000 lux, and is sufficiently transmitted through the base material portion (excluding the land 3).
さらにスルーホール位置信号パターン17がスルーホー
ル漏光パターン18より直径を大きくしであるのは重ね
合わせ精度を上げるためであり、このように一方のパタ
ーンを大きくするには例えば二値化回路14aでのレベ
ルを二値化回路14bのレベルより大きく選択すること
で簡単に調整することができる。Furthermore, the diameter of the through-hole position signal pattern 17 is made larger than that of the through-hole light leakage pattern 18 in order to improve the overlay accuracy. Adjustment can be easily made by selecting a level greater than the level of the binarization circuit 14b.
本発明は論理積回路9の出力である欠陥または欠陥候補
を切り出し制御回路16に加えて、該切り出し制御回路
で第3図(b)に示すようにランド3部分の周囲を切り
出し、切り出したランド領域のみ記憶回路11に記憶さ
せる。次に切り出し制御回路16でコントロールされる
判定回路12と記憶回路11間で第3図(blに示すよ
うにO”、45°。In the present invention, the defect or defect candidate output from the AND circuit 9 is added to the cutting control circuit 16, and the cutting control circuit cuts out the area around the land 3 as shown in FIG. 3(b). Only the area is stored in the storage circuit 11. Next, the angle between the determination circuit 12 controlled by the extraction control circuit 16 and the storage circuit 11 is 0'', 45° as shown in FIG. 3 (bl).
90’、 135°方向のパターンエツジ19a 〜
19dを抽出し、それぞれの0°、45°、90°、1
35゜エツジの線分を延長して、その線分で囲まれた領
域21 (ランド領域3)の内部でスルーホール位置信
号17と漏光信号との論理積を求め欠陥判定を行う。す
なわら抽出した線分で囲まれた領域より外側にはみ出た
スルーホール位置信号17は第3図(C)に示すように
基材部分から漏れた光20のある部分であり従来は欠陥
と見誤った部分なので、この部分は論理積をとる際に欠
陥と判断し、ないようになる。Pattern edges 19a in the 90' and 135° directions ~
19d and each 0°, 45°, 90°, 1
The line segment of the 35° edge is extended, and the logical product of the through-hole position signal 17 and the light leakage signal is calculated inside the area 21 (land area 3) surrounded by the line segment to determine a defect. In other words, the through-hole position signal 17 that protrudes outside the area surrounded by the extracted line segment is a portion of the light 20 leaking from the base material portion, as shown in FIG. 3(C), and is conventionally treated as a defect. Since this is a misidentified part, this part is judged to be a defect when performing the logical product, and is eliminated.
上述の第3図(b)で示した各エツジ19a〜19dの
抽出方法の一例を第4図で説明する。An example of a method for extracting each of the edges 19a to 19d shown in FIG. 3(b) above will be explained with reference to FIG.
第4図で22は1つの記憶セルを示すもので斜線で示す
部分が光が有りの“1”を示し、空白部分が光無し“0
”を示すものとすると検知素子a〜にの条件が下記の如
く
a=“O″
b−r=全てal”
g−に=全て“O”
を満たしているときO°エツジ19aとし、45゜エツ
ジ、90°エツジ並びに 135°エツジについてはb
−f、g−にの場所を回転させるようにして抽出を行う
ようにすればよい。In Fig. 4, 22 indicates one memory cell, the shaded part indicates "1" with light, and the blank part indicates "0" with no light.
”, then if the conditions for the sensing elements a~ are as follows: a = “O”, b-r = all al”, and g- = all “O”, then it is defined as O° edge 19a, and 45° b for edge, 90° edge and 135° edge
Extraction may be performed by rotating the locations of -f and g-.
上記実施例では判定回路12として欠陥または欠陥候補
を切り出し抽出したがこれを形状の定まったランド領域
を予め辞書として記憶させ、記憶回路11に記憶した欠
陥または欠陥候補と上記辞書を比較してパターンマツチ
ングを行い、ランド領域を認識し、欠陥検査を行うよう
にしてもよい。In the above embodiment, the determination circuit 12 cuts out and extracts a defect or a defect candidate, but this is stored in advance in a land area with a fixed shape as a dictionary, and the defect or defect candidate stored in the storage circuit 11 is compared with the dictionary to form a pattern. Matching may be performed, land areas may be recognized, and defect inspection may be performed.
この場合はランド領域の形状が変っても容易に対応が可
能である。In this case, even if the shape of the land area changes, it can be easily accommodated.
上記した欠陥検査装置において、例えば基板1の厚みが
多層化して厚くなるとスルーホールの欠陥を通じて入射
する反射光は減衰して漏光量は微小となり、光検知器?
a、7bにCOD等のラインセンサを用いたのではCO
D内部で発生するノイズによって光検出ができなくなる
問題があった。In the above-mentioned defect inspection apparatus, for example, when the thickness of the substrate 1 increases due to multilayering, the reflected light incident through the through-hole defect is attenuated and the amount of light leakage becomes minute.
If line sensors such as COD are used for a and 7b, CO
There was a problem in that the noise generated inside D made it impossible to detect light.
このような問題を解決するための一実施例を第5図乃至
第8図について詳記する。An embodiment for solving such problems will be described in detail with reference to FIGS. 5 to 8.
第5図は本発明の欠陥検査装置の他の実施例を示す模式
図とその電気系を示す系統図、第6図は基準パターンを
撮像するための模式図、第7図は第1及び第2の光検知
器出力信号を重ね合わせた時のずれ具合を示すパターン
図、第8図は遅延量調整回路を示す系統図である。FIG. 5 is a schematic diagram showing another embodiment of the defect inspection device of the present invention and a system diagram showing its electrical system, FIG. 6 is a schematic diagram for imaging the reference pattern, and FIG. FIG. 8 is a pattern diagram showing the degree of deviation when the two photodetector output signals are superimposed, and FIG. 8 is a system diagram showing the delay amount adjustment circuit.
第5図において、第2図と同一部分には同一符号を付し
て重複説明は省略するも、基板1と第1及び第2の光検
知器?a、7b間にばマルチチャンネルプレー1−管の
如き2次電子増倍管25とレンズ26が配される。2次
電子増倍管25の感光面25aに結像された基板1の下
からの直接光5並びにスルーホール中を反射して出射さ
れた漏光6はマルチチャンネルプレートによって電子は
数百〜数千倍に増倍されて蛍光面25bに出力される。In FIG. 5, parts that are the same as those in FIG. 2 are given the same reference numerals and redundant explanations will be omitted. A secondary electron multiplier tube 25 such as a multi-channel play 1-tube and a lens 26 are arranged between a and 7b. The direct light 5 from below the substrate 1, which is imaged on the photosensitive surface 25a of the secondary electron multiplier 25, and the leaked light 6 reflected through the through holes are converted into hundreds to thousands of electrons by the multi-channel plate. The signal is multiplied twice and output to the fluorescent screen 25b.
このような2次電子増倍管を設けて第1及び第2の光検
知器7a、7bで得られたアナログデータをデジタル化
し、一方の系に遅延を与えて論理積回路9に加えること
で出力OUTには基板1が厚くなって基板下面から照射
する光がスルーホール中で減衰されて微弱になっても、
CCDで検知可能となる。By providing such a secondary electron multiplier, the analog data obtained by the first and second photodetectors 7a and 7b is digitized, and one system is delayed and added to the AND circuit 9. Even if the substrate 1 becomes thicker and the light emitted from the bottom of the substrate is attenuated in the through-holes and becomes weak,
It can be detected by CCD.
上記の構成によると、次のような問題が発生ずる。According to the above configuration, the following problems occur.
すなわち、上記した2次電子増倍管25の感光面25a
に結像される入力像と蛍光面25bに投影される出力像
は完全な相似形とならず像歪が発生する。この結果、検
査すべき基Fj、1の領域を見逃したり、検査すべきで
ない領域を検査し、誤って欠陥とする弊害があった。That is, the photosensitive surface 25a of the secondary electron multiplier 25 described above
The input image formed on the phosphor screen 25b and the output image projected onto the phosphor screen 25b are not completely similar, and image distortion occurs. As a result, the area of the group Fj,1 that should be inspected may be overlooked, or an area that should not be inspected may be inspected and mistakenly marked as a defect.
この弊害除去のために本発明では検査を行う前に第6図
に示すように例えば完全に欠陥がある場合の漏光パター
ンとスルーホール位置信号パターンの重ね合わせを基準
パターン3a、 ・・・とじて−列に並べた状態で2
次電子増倍管25を通じて第1及び第2の光検知器7a
、7bに取り込み、該第1及び第2の光検知器出力を第
5図に示すコンピュータ23にて第7図のように重ね合
せる。In order to eliminate this problem, in the present invention, as shown in FIG. 6, before the inspection, for example, the light leakage pattern in the case of a complete defect and the through-hole position signal pattern are superimposed on the reference pattern 3a, . . . -2 in a row
The first and second photodetectors 7a pass through the secondary electron multiplier 25.
, 7b, and the outputs of the first and second photodetectors are superimposed as shown in FIG. 7 by the computer 23 shown in FIG.
すなわち、第7図で27a〜27dは第2の光検知器出
力信号パターン、28a〜28dは第1の光検知出力信
号パターンであり、これらパターンが重ね合わされた状
態でのX及びY軸方向のずれ量dx1〜dX4並びにd
V+〜d、1aをコンピュータ23で計測し、この補正
量を記憶回路24に書き込んでおく。この補正■は微調
整しようとする遅延時間の関数である。よって基板検査
時に遅延回路15の遅延時間を調整し、光学系の2次電
子増倍管の像歪を補正することができる。That is, in FIG. 7, 27a to 27d are the second photodetector output signal patterns, and 28a to 28d are the first photodetector output signal patterns. Displacement amount dx1 to dX4 and d
V+~d, 1a is measured by the computer 23, and this correction amount is written in the storage circuit 24. This correction (2) is a function of the delay time to be finely adjusted. Therefore, it is possible to adjust the delay time of the delay circuit 15 during board inspection and correct image distortion of the secondary electron multiplier in the optical system.
上述の遅延時間を調整するための遅延量制御回路29を
第8図に示す。前記した遅延回路15はランダムアクセ
ス可能な記1.α回路15aとカウンタ回路15dによ
って構成する。なお15b。FIG. 8 shows a delay amount control circuit 29 for adjusting the above-mentioned delay time. 1. The delay circuit 15 described above is randomly accessible. It is composed of an α circuit 15a and a counter circuit 15d. Note 15b.
15cは記憶回路15aの入出力端子である。15c is an input/output terminal of the memory circuit 15a.
15eはマルチプレクサで読出し/書込み端子15fか
ら書込み/続出しデータが加えられる。Numeral 15e is a multiplexer to which write/continue data is added from the read/write terminal 15f.
15g、15h、並びに15に、15fは減算回路であ
り、減算回路15g、15hにはX及びY軸に平均的な
遅延量がX遅延足端子15iとY遅延量端子15dを介
して加えられる。さらにカウンタ回路15dの出力も該
減算回路15g、15hに加えられている。さらに減算
回路15g、15hの出力はさらに他の減算回路15に
、15Aに加えられ、第5図に詳記した記憶回路24か
ら歪補正値が加えられている。減算回路15に、15β
の出力はマルチプレクサ15eに与えられ、マルチプレ
クサ15eの出力は記憶回路15aに与えられている。15g, 15h, and 15, 15f are subtraction circuits, and an average delay amount is added to the subtraction circuits 15g and 15h on the X and Y axes via an X delay foot terminal 15i and a Y delay amount terminal 15d. Further, the output of the counter circuit 15d is also added to the subtraction circuits 15g and 15h. Furthermore, the outputs of the subtraction circuits 15g and 15h are further added to another subtraction circuit 15, 15A, and a distortion correction value is added from the storage circuit 24 detailed in FIG. In the subtraction circuit 15, 15β
The output of is given to multiplexer 15e, and the output of multiplexer 15e is given to storage circuit 15a.
上記構成でカウンタ回路15dはデータを書き込むたび
にカウント数を1つづつ増してゆき、読出し時には、減
算回路15g、15hによってカウンタ回路15dのカ
ウンタ値から所定のアドレスを差し引いたアドレスをマ
ルチプレクサ15eにより切換指示し、データ読み出し
を行うことで遅延回路が構成され、さらに減算回路15
k。With the above configuration, the counter circuit 15d increments the count by 1 every time data is written, and when reading, the subtraction circuits 15g and 15h subtract a predetermined address from the counter value of the counter circuit 15d, and the multiplexer 15e switches the address. A delay circuit is configured by giving instructions and reading data, and a subtraction circuit 15 is also configured.
k.
151によって記憶回路24からの歪補正値を加減算す
ることで遅延時間を微調整するもので平均の遅延時間に
歪補正量に対応した微小時間を加減算した遅延時間とな
す。151, the delay time is finely adjusted by adding or subtracting the distortion correction value from the storage circuit 24, and the delay time is obtained by adding or subtracting a minute time corresponding to the distortion correction amount to the average delay time.
このようにすることで各走査位置での遅延時間を調整で
きる。By doing this, the delay time at each scanning position can be adjusted.
本発明は上記の如く構成し、かつ動作させたので基板の
スルーホール位置がランド中心からずれたパターンであ
っても、欠陥と判定することのない欠陥検査装置が得ら
れ、さらに基板が1.5〜3龍と厚くなっても漏光パタ
ーンを検知でき、かつマルチチャンネルプレート等のパ
ターン歪を補正することが可能となる特徴を有する。Since the present invention is constructed and operated as described above, it is possible to obtain a defect inspection device that does not judge a pattern as a defect even if the through-hole position of the substrate is deviated from the center of the land. It has the characteristics of being able to detect light leakage patterns even when it is as thick as 5 to 3 mm, and also being able to correct pattern distortion in multi-channel plates, etc.
第1図は本発明の欠陥検査装置の原理的系統図、第2図
は本発明の欠陥検査装置の一実施例の検査方法を示す模
式図と系統図、
第3図(a)は第2図の基板に設けたスルーホールのラ
ンド部分の拡大平面図、
第3図(blは本発明に用いるランド切り出し方法を説
明するための説明図、
第3図(C)は切り出したランド内で漏光パターンとス
ルーホール位置信号とを重ね合わせた状態の説明図、
第4図はエツジ抽出方法を説明するための記1.αセル
の平面図、
第5図は本発明の欠陥検査装置の他の実施例の検査方法
を示す模式図と系統図、
第6図は基準パターンを撮像するための方法を示す模式
図、
第7図はスルーホール位置信号パターンと漏光信号パタ
ーンとの走査位置での位置ずれを示す説明図、
第8図は本発明の欠陥検査装置に用いる遅延量制御回路
図、
第9図は従来のスルーホール欠陥検査方法を示す模式図
である。
1・・・多層プリント基板、
2・・・スルーホール、
3・・・ランド、
7a、7b・・・第1.第2の光検知器、8・・・遮光
マスク、
9・・・論理積回路、
11・・・記憶回路、
12・・・判定回路、
15・・・遅延回路、
16・・・切り出し制御回路、
24・・・記憶回路、
25・・・2次電子増倍管。
特許出願人 富士通株式会社
第1図
:◇
第2図
記・lt亡ル
第4図
第6図
27a 〜27d ・・・第2ノft)4t5a:l5
−7A71 /宮J)/ <ター:/28a〜2−・・
・第1の九Mト跣詐串刀イ倉ろパダーンd+a〜dsc
a 、 dv+ 〜dm ・−・7−h 量ヌルーホー
ルmX1tK号パグーンと漏光l「号パターソとの、t
i信工L7−のイ11,17−れ゛S示T説明図第7図FIG. 1 is a principle system diagram of the defect inspection device of the present invention, FIG. 2 is a schematic diagram and system diagram showing an inspection method of an embodiment of the defect inspection device of the present invention, and FIG. An enlarged plan view of the land portion of the through hole provided in the substrate shown in the figure, Figure 3 (bl is an explanatory diagram for explaining the land cutting method used in the present invention, Figure 3 (C) is light leakage in the cut out land. An explanatory diagram of a state in which a pattern and a through-hole position signal are superimposed, FIG. 4 is a diagram for explaining the edge extraction method, and FIG. 5 is a plan view of the α cell. A schematic diagram and a system diagram showing the inspection method of the example. Figure 6 is a schematic diagram showing the method for imaging the reference pattern. Figure 7 is the position of the through-hole position signal pattern and the light leakage signal pattern at the scanning position. An explanatory diagram showing the deviation, Fig. 8 is a delay amount control circuit diagram used in the defect inspection device of the present invention, and Fig. 9 is a schematic diagram showing a conventional through-hole defect inspection method. 1... Multilayer printed circuit board, 2... Through hole, 3... Land, 7a, 7b... 1st and 2nd photodetector, 8... Light shielding mask, 9... AND circuit, 11... Memory circuit , 12... Judgment circuit, 15... Delay circuit, 16... Cutout control circuit, 24... Memory circuit, 25... Secondary electron multiplier tube. Patent applicant: Fujitsu Limited Figure 1 :◇ 2nd illustration・LT 4th figure 6th figure 27a ~ 27d...2nd no ft) 4t5a:l5
-7A71 / Miya J) / <tar: /28a~2-...
・1st 9M Tokko Sake Kushito Ikuraro Padan d + a ~ dsc
a, dv+ ~dm ・-・7-h Quantity null hole m
Figure 7
Claims (6)
知手段と、スルーホールの一方の孔を遮光してプリント
基板の基材を照明し、該スルーホールの欠陥部から漏れ
る光を検出する第2の光検知手段と、上記第1及び第2
の光検知手段出力を比較する比較手段によって欠陥判定
を行う検査装置において、該比較手段出力パターンを切
り出して記憶する記憶手段と、該切り出しパターンにつ
いてランドパターンを抽出して真の欠陥のみを弁別する
ようにしてなる判別手段を有することを特徴とするスル
ーホール検査装置。(1) A first light detection means that optically detects the position of the through hole, and illuminates the base material of the printed circuit board by shielding one hole of the through hole from light, and detects light leaking from the defective part of the through hole. a second light detection means for detecting the first and second light detection means;
In an inspection apparatus that performs defect determination using a comparison means for comparing the outputs of the light detection means, the apparatus includes a storage means for cutting out and storing an output pattern of the comparison means, and a land pattern for extracting a land pattern from the cutout pattern to discriminate only true defects. A through-hole inspection device characterized by having a discriminating means configured as follows.
出するために、該プリント基板に光を照射し、該スルー
ホール中を通過した光を検知するための第1の光検知手
段と、該プリント基板を移動させて上記スルーホールを
遮光マスク位置に移動させて上記光を遮断し、該プリン
ト基板の基材から入射した光がスルーホール中の欠陥を
通じてスルーホール中に入射した漏光を検知する第2の
光検知手段と、上記第1及び第2の光検知手段出力の論
理積により欠陥判定を行う論理積手段とで欠陥判定を行
う検査装置において該論理積手段によって得られたスル
ーホール位置のパターンと漏光のパターンを切り出して
記憶する記憶手段と、該記憶手段に記憶され切り出され
たパターンについてランドパターンを抽出し、ランドパ
ターンの外周より外側での漏光のパターンとスルーホー
ル位置のパターンとの論理積を禁止する判定手段とを有
することを特徴とする特許請求の範囲第1項記載のスル
ーホール検査装置。(2) a first light detection means for irradiating light onto the printed circuit board and detecting the light passing through the through hole in order to detect the position of the through hole provided in the printed circuit board; A step of moving the board to move the through hole to a light shielding mask position to block the light, and detecting light leakage in which light incident from the base material of the printed circuit board enters the through hole through a defect in the through hole. In an inspection apparatus that performs defect determination using the second light detection means and the logical product means that performs defect determination by the logical product of the outputs of the first and second light detecting means, the through-hole position obtained by the logical product means is A storage means for cutting out and storing patterns and light leakage patterns; extracting a land pattern from the cut out pattern stored in the storage means; 2. The through-hole inspection device according to claim 1, further comprising determining means for prohibiting logical product.
出すようにしてなることを特徴とする特許請求の範囲第
2項記載のスルーホール検査装置。(3) The through-hole inspection device according to claim 2, wherein the land pattern extracted by the determining means is cut out.
として登録されていることを特徴とする特許請求の範囲
第2項記載のスルーホール検査装置。(4) The through-hole inspection device according to claim 2, wherein the land pattern extracted by the determining means is registered as a dictionary.
知手段と、スルーホールの一方の孔を遮光してプリント
基板の基材を照射し、該スルーホールの欠陥部から漏れ
る光を検出する第1の光検知手段と、上記第1及び第2
の光検知手段出力を比較する比較手段により欠陥を判定
する検査装置において、光電子増倍手段をスルーホール
と光検知手段間に介在させてなることを特徴とするスル
ーホール検査装置。(5) A first light detection means for optically detecting the position of the through hole, and irradiating the base material of the printed circuit board with one hole of the through hole shielded from light, and detecting the light leaking from the defective part of the through hole. a first light detection means for detecting
What is claimed is: 1. A through-hole inspection device for determining defects by means of comparison means for comparing the outputs of photodetection means, characterized in that a photoelectron multiplier is interposed between the through-hole and the photodetection means.
1の記憶手段と、上記光電子増倍手段の像歪量を記憶す
る第2の記憶手段とを有し、該第2の記憶手段に記憶し
た歪量にしたがい上記第1の記憶回路の読み出し番地を
変えることで上記電子増倍手段の歪を補償してなること
を特徴とする特許請求の範囲第5項記載のスルーホール
検査装置。(6) It has a first storage means for storing the light leakage and through hole position signals, and a second storage means for storing the image distortion amount of the photoelectron multiplier, and the second storage means stores the image distortion amount. 6. The through-hole inspection apparatus according to claim 5, wherein the distortion of the electron multiplier is compensated for by changing the readout address of the first memory circuit according to the amount of distortion.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5640286A JPS62212554A (en) | 1986-03-14 | 1986-03-14 | Apparatus for inspecting through-hole |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5640286A JPS62212554A (en) | 1986-03-14 | 1986-03-14 | Apparatus for inspecting through-hole |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62212554A true JPS62212554A (en) | 1987-09-18 |
Family
ID=13026190
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5640286A Pending JPS62212554A (en) | 1986-03-14 | 1986-03-14 | Apparatus for inspecting through-hole |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62212554A (en) |
-
1986
- 1986-03-14 JP JP5640286A patent/JPS62212554A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA1261026A (en) | Bottle mouth defect inspection apparatus | |
KR900003995A (en) | Inspection method of soldered part by X-ray transmission image and built-in structure of electronic parts on the device and substrate | |
KR960032624A (en) | Apparatus and method for inspecting photomask pattern defects | |
JP2001060607A (en) | Foreign matter defect inspection equipment | |
KR100503274B1 (en) | Defect test method and apparatus for gray-tone mask | |
JPS62212554A (en) | Apparatus for inspecting through-hole | |
KR20040020721A (en) | The inspection method of surface by line type image sensor and the same apparatus | |
JPH04221747A (en) | Method and device for inspecting through-hole | |
JP2803427B2 (en) | Surface mount IC lead displacement inspection equipment | |
JPS63124944A (en) | Inspecting method for through hole charging state | |
JPS61140804A (en) | pattern inspection equipment | |
JPH0617875B2 (en) | Pattern inspection method and apparatus | |
JPH06229940A (en) | Through hole inspection method | |
JPH0672763B2 (en) | Mounted component inspection device | |
JPS58744A (en) | Inspecting method of bottle or the like | |
JPH04311053A (en) | Defect judging device | |
JPH06103273B2 (en) | Through-hole filling state inspection method and apparatus therefor | |
JPS6085597A (en) | Through hole inspecting device | |
JPS6060540A (en) | Through-hole inspection equipment | |
JPH0375506A (en) | Printed board mounting inspection equipment | |
JPS5974628A (en) | Photomask inspection method and device | |
JPH0498846A (en) | Surface state inspecting device | |
JPH0263185B2 (en) | ||
JPH02157610A (en) | Packaging state inspecting method | |
JPH0850009A (en) | Method for inspecting mounting abnormality of soldered part |