[go: up one dir, main page]

JPS62206816A - 半導体結晶層の製造方法 - Google Patents

半導体結晶層の製造方法

Info

Publication number
JPS62206816A
JPS62206816A JP61048468A JP4846886A JPS62206816A JP S62206816 A JPS62206816 A JP S62206816A JP 61048468 A JP61048468 A JP 61048468A JP 4846886 A JP4846886 A JP 4846886A JP S62206816 A JPS62206816 A JP S62206816A
Authority
JP
Japan
Prior art keywords
layer
forming
semiconductor
film
single crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61048468A
Other languages
English (en)
Other versions
JPH0476490B2 (ja
Inventor
Tadashi Nishimura
正 西村
Yasuaki Inoue
靖朗 井上
Kazuyuki Sugahara
和之 須賀原
Shigeru Kusunoki
茂 楠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology filed Critical Agency of Industrial Science and Technology
Priority to JP61048468A priority Critical patent/JPS62206816A/ja
Priority to DE8787103147T priority patent/DE3780327T2/de
Priority to EP87103147A priority patent/EP0236953B1/en
Priority to US07/022,402 priority patent/US4861418A/en
Publication of JPS62206816A publication Critical patent/JPS62206816A/ja
Publication of JPH0476490B2 publication Critical patent/JPH0476490B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02683—Continuous wave laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76248—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using lateral overgrowth techniques, i.e. ELO techniques
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H10D62/405—Orientations of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02634—Homoepitaxy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10S117/903—Dendrite or web or cage technique
    • Y10S117/904—Laser beam

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Materials Engineering (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【産業上の利用分野］ この発明は半導体結晶層の製造方法、特に半導体単結晶
の一生面上に厚い絶縁物層を形成した基体上に多結晶ま
たは非晶質の半導体層を形成し、この半導体層を連続発
振のレーザ光で走査しながら溶融させることにより下地
半導体単結晶を種として半導体単結晶層を前記絶縁物層
上に製造する方法に関する。
［従来の技術］ 第３図は従来の、絶縁物層上へ半導体単結晶膜を製造す
る方法の概略工程を示す図である。第３図において、（
１００１而１００１）面またはその等価な結晶面）を主
面とする単結晶シリコン基板（以下、単にシリコン基板
と称する）１１と、シリコン基板１１の一生面上に形成
された二酸化シリコン膜からなる比較的厚い酸化１１１
２と、酸化［１１２上に化学的気相成長法（以下、ＣＶ
Ｄ法と称する）により形成された多結晶シリコン層１３
とからなる構造が単結晶膜製造における基体として用い
られる。この多結晶シリコン層１３上にレーザ光１５を
矢印Ｘ方向に照射しながら走査して多結晶シリコン膜１
３を溶融、再結晶化させることによりシリコン基板１１
の主面の面方位をなぞって単結晶化された単結晶シリコ
ン層１４が形成される。
第４八図ないし第４Ｄ図は従来の単結晶膜製造工程にお
いて基体として用いられる半導体装置の製造工程を示す
断面図である。以下、第４八図ないし第４Ｄ図を参照し
て基体として用いられる半導体装置の製造方法について
説明する。
第４Ａ図において、まず（１００）面を主面とするシリ
コン基板１１を９５０℃の酸化雰囲気にさらし、その主
面上に膜厚５００Ａの熱酸化１１２１を形成し、次にＣ
ＶＤ法を用いて窒化シリコン１１２２を膜厚１０００Ａ
程度に形成する。
第４Ｂ図において、写真製版およびエツチング法を用い
て窒化シリコン１１２２を、シリコン基板１１上の開口
部に°あたる部分のみ残して他の部分の窒化シリコン膜
を除去する。
第４Ｃ図において、バターニングされた窒化シリコンｇ
１２２をマスクとして、露出した酸化１１１２１を除去
し、さらにシリコン基板１１の表面を５０００Ａ程度エ
ツチングして取去る。次にこのシリコン基板１１を９５
０℃の酸化雰囲気中に長時酸化膜２１を除去し、ＣＶ　
Ｄ’法を用いて多結晶シリコン層１３を７０００Ａ程度
の膜厚に成長させる。これにより、（１００）面を主面
とするシリコン基板１１とシリコン基板１１上に形成さ
れ、少なくともその一部分に下地シリコン基板に達する
開口部２３を有する厚い酸化１１１１１２と、開口部２
３および酸化膜１２上に形成された多結晶シリコン層１
３とからなる基体が形成される。
次に第３図を参照して、第４八図ないし第４Ｄ図に示さ
れる工程によって形成された基体を用いて酸化膜（絶縁
膜）上に単結晶シリコン層を形成する方法について説明
する。
第３図に示されるように、開口部２３上の多結晶シリコ
ン！１１１３をレーザ光１５の照射によって溶融させ、
さらにその溶融を開口部２３下のシリコン基板１１の表
面まで及ばせることにより、固化、再結晶の際に下地シ
リコン！！仮単結晶を種としたエピタキシャル成長が生
じ、多結晶シリコン層１３が単結晶化する。したがって
、多結晶シリコン１ｉｌ１３に対してレーザ光１５を第
３図の矢印ることができる。
［発明が解決しようとする問題点コ 第５Ａ図および第５Ｂ図は多結晶シリコン層を溶融させ
るために用いられるレーザ光のパワー分布および多結晶
シリコン溶融時の固液界面および結晶成長方向を示す図
であり、第５Ａ図はレーザ光のパワー分布を示し、第５
Ｂ図は多結晶シリコン層の結晶成長方向を示す図である
。
多結晶シリコン層１３を溶融させるために用いられるレ
ーザ光１５のパワー分布は第５Ａ図に示されるように、
ビーム中心部で高く周ｊｖ部で低いいわゆるがウス型分
布をしているため、多結晶シリコンが溶融して次に再結
晶化する場合、低温の溶融部周辺から固化が始まり、高
温の溶融部中心部へ向かって結晶成長していくため、第
５Ｂ図に示されるように、周辺部の雑多な結晶核からの
結晶成長が固液界面３２へ向かって生じる。この結果、
その結晶成長方向３３が一定せず、シリコン堕板１１の
主面の面方位を拾ったエピタキシャル結晶成長が阻害さ
れるため、上述の従来の方法で形成し、多結晶シリコン
層１３内にレー・ザ光照射時に周期的な横方向（レーザ
光走査方向に対し）温度分布を生じせしめてエピタキシ
ャル結晶成長の距離を延ばす工夫がなされている。
第６八図ないし第６Ｃ図は多結晶シリコン層上にストラ
イプ状に反射防止膜を形成しエピタキシせル結晶成長距
離を増大させる方法を説明するための図であり、たとえ
ば特開昭５９−１０８３１３号公報に開示されている。
第６Ａ図は基体として用いられる半導体装置の平面配置
を示し、第６Ｂ図は第６Ａ図の線Ｉ−１線に沿った断面
構造およびレーザ光走査方向を示し、第６Ｃ図は第６Ａ
図のｍ−ｎｍに沿った断面構造を示す図である。
第６Ａ図において、その長さ方向が＜１１０＞方向また
はその等価な方向に延びるストライプ状の反射防止１１
４１が多結晶シリコン層上に形成される。この反射防止
膜４１はこの領域においてレーザ光の反射を防止し、反
射防止膜４１が形成されている領域下部の多結晶シリコ
ン層の濃度を反射防止１１４１が形成されていない領域
の多結晶シリコン層の温度より高くする機能を有する。
このような反射防止！１４１を設けることにより、第７
Ａ図に示されるような周期的な温度分布をレーザ光照射
時に多結晶シリコン層内に形成することができる。ここ
で、第７Ａ図において、横軸は多結晶゛シリコン膜内の
位置を示し、縦軸はレーザ光照射９時の温度を示す。
このようなストライプ状の反射防止１１１１４１を設け
、反射防止１１４１のストライブの長さ方向に沿ってレ
ーザ光１５を矢印Ｘ方向に沿って走査しながら照射する
と、多結晶シリコン層内に周期的な横方向（レーザ光を
走査方向に対して）の温度分布が形成されるため、第７
Ｂ図に示されるように、その結晶成長方向３３は反射防
止１１４１が形成されていない領域の中心部から反射防
止膜４１が形成されているｆａ域の多結晶シリコン層へ
向かう方向となる。反射防止１１４１は開口部２３上に
まで達しているため、開口部２３下部の下地基板単結晶
を種とするエピタキシャル成長が絶縁ｍ１２上の温度の
低い多結晶シリコン層へと開口部２３から連続して生じ
る。４したがって、絶縁１１１１２上の再結晶化シリコ
ン届の成長は、開口部２３からの下地シリコンＵ板１１
の面方位を拾ったエピタキシャル結晶成長のみが生じる
ことになり、その結晶成長方向が一定（−力方向）とな
り、その串結８成長距離を長くすることができる。
しかしこの場合においても、レーザ光１５の走成長距離
は開口部２３端部から２００μｌ程度に制限される。
この原因は従来のシリコン単結晶基板に用いられるシリ
コンウェハにおいては１位置検出用のオリエンテーショ
ンフラット面が（１１０）面に設定されているため、ウ
ェハ上に形成されるあらゆるパターン（チップの配列方
向、チップ上に形成される回路素子のパターン等）がこ
のオリエンテーションフラット面とシリコンウェハどの
交線方向＜１１０＞方向またはその等価な方向に平行ま
たは垂直方向に設定されるため１反射防止１１４１のス
トライプの長さ方向も＜１１０＞方向またはその等価な
方向に平行に設定される。したがって、＜ｉｉｏ＞方向
またはこれと等価な方向にレーザ光１５を走査した場合
の結晶成長方向はレーザ光１５の走査方向＜１１０＞方
向またはそれに近い方向となり、この方向の結晶固有の
結晶成長速度に律速されるため、この固有の結晶成長速
度より速い走査速度でレーザ光を走査し、多結晶シリコ
ン層の再結晶化を行なった場合、単結晶成長速度点を解
消し、速いレーザ光の走査速度でも結晶欠陥を発生させ
ることなく単結晶成長させることができ、高品質かつ大
面積の単結晶半導体層を得ることのできる半導体結晶層
の製造方法を提供することである。
Ｅ問題点を解決するための手段］ この発明による半導体結晶層の製造方法は、（００１）
面またはその等価な結晶面を主面とする半導体単結晶ウ
ェハに形成されてウェハ上の素子の配列方向を規定する
オリエンテーションフラット面と基板主面との交線の方
向を＜１１０＞方向またはその等価な方向と３０″ない
し４５″の範囲の角度の方向に設定し、このオリエンテ
ーションフラット面と主面との交線と平行または垂直な
方向にストライプ状の反射膜または反射防止膜を多結晶
または非晶質シリコン上に周期的に形成し、さらに＜１
１０＞方向またはその等価な方向と±１０６の範囲の角
度をなす方向にアルゴンレーザ光を走査しながら照射す
るようにしたものである。
）“方向と結晶成長方向を一致させることができ、かつ
、この反射防止膜または反射膜により形成される多結晶
シリコン内の温度分布により単結晶エピタキシャル成長
方向を最も速く結晶成長が生じる結晶方位に向わせるこ
とができ、かつストライプの長さ方向と異なる方向にア
ルゴンレーザ光が走査されるため、速い走査速度のアル
ゴンレーザ光を用いても所望の成長方向への走査速度成
分は等価的に遅くなり、かつざらに１回のレーザ光走査
により結晶が成長する領域は細かく区切られた小領域内
となるため、多結晶シリコン膜が溶融、再結晶化する際
に多結晶シリコン膜と下地絶縁層と熱膨張率の差により
その界面に発生する歪による結晶欠陥を抑制することが
できる。
［発明の実施例］ 以下にこの発明の実施例について図面を参照して説明す
る。
第１八図ないし第１Ｄ図はこの発明の一実施例において
基体として用いられる半導体装置の概略構成を示す図で
あり、第１Ａ図はこの発明において用いられる半導体ウ
ェハの一例の構成を示す平）〕′ を示す図であり、第１Ｄ図は第１Ｂ図のＩ［−ｆｆ線に
沿った断面構造を示す図である。以下、第１八図ないし
第１Ｄ図を参照してこの発明の一実施例においで基体と
して用いられる半導体装！の構成について説明する。
第１Ａ図において、この発明の一実施例である結晶膜！
Ｐｌ造方法において基体として用いられる半導体ウェハ
５０は、その主面を（００１）面またはその等価な結晶
面（以下、単に（００１）面と称す）とし、かつ方位検
出用のオリエンテーションフラット面６０が（５１０）
面に設定される。
このシリコン半導体ウェハ５０上にチップ５１が、その
短辺または長辺がオリエンテーションフラット面６０と
平行となるように配列される。次に第１Ｂ図ないし第１
Ｄ図を参照して個々の半導体チップの構成について説明
する。
チップ領域５１は、開口部５７によりその領域が規定さ
れる（００１）面を主面とするシリコン単結晶４板５２
と、シリコン串結晶塁板５２上に間口部５７を有して形
成される二酸化シリコンである絶１１層５３と、絶縁層
５３８よび開口部５７上に形成されろ溶融されるべき多
結晶シリコン層５４と、多結晶シリコン層５４上に形成
され、アルゴンレーザ光に対し反射防止膜となる１１厚
２５００Ａの二酸化シリコン層を５５と、二酸化シリコ
ン層５５上にその長さ方向が＜５１０＞方向に設定され
るストライブ状のシリコン窒化膜５６とから構成される
。ストライブ状のシリコン窒化膜５６のストライプの長
さ方向はオリエンテーションフラット面６０と垂直また
は平行な方向すなわち＜５１０＞方向に設定され、かつ
その摸厚は５５０Ａであり、幅１０μｍ１間隔５μＩに
設定され、反射防止膜どなる二酸化シリコン層５５のレ
ーザ光に対する反射率を周期的に変化させ、多結晶シリ
コン層５４内にレーザ光照剤時に所２の温度分布を与え
る。反射防止膜となる二酸化シリコン層５０の条件は波
長λ−５１４５Ａの連続発振アルゴンレーザ光に対して
設定され、アルゴンレーザ光をほぼ１００％透過させる
。したがっぞ上述の構成においては、ストライブ状のシ
リコン窒化！！Ｉ５６が形成されているｍＴ１１の下の
多結晶シリコン層は、シリコン窒化膜５６が形成されて
いない領域の下部の多結晶シリコン層の温度よりも低く
なり、第７Ａ図に示される温度分布をレーザ光照射時に
多結晶シリコン層５４内に形成する。チップの配列方向
はオリエンテーションフラット面６０１、：規定される
。
第２八図ないし第２Ｃ図はこの発明の一実施例まず第２
Ａ図において、アルゴンレーザ光はく１１０〉方向に走
査される。このとき二酸化シリコン嘆５５どシリコン窒
化膜５６からなる反射防止膜によりアルゴンレーザ光に
対する反射率が周期的に変化するため、アルゴンレーザ
光照射時のレーザ光を吸収した多結晶シリコン層内の温
度分布は第７Ａ図に示されるごとくシリコン窒化膜５６
が設けられている領域下部の多結晶シリコン層の温度が
低く、シリコン窒化膜５６が設けられていないｆｎ　１
１１下部の多結晶シリコン層の温度が高くなる。またこ
のときの温度分布は第２Ａ図の上部にも位置合わせして
示されている。この結果、上述の条件で反射防止膜が形
成されている場合、レーザ光照射領域における固液界面
７０はアルゴンレーザ光の走査方向とは異なり、第２Ａ
図に示されるように鋸歯状となるが主たる方向がく２１
０〉方向または＜２１１＞方向となる。このとき溶融領
域は固化の際、開口部５７を通じて下地の単結晶シリコ
ン掻板を種結晶としてエピタキシャル成長する（矢印７
１）。すなわち、アルゴンレーザ光のビーム径１００μ
ｍ程度の溶融幅でアルゴンレーザ光が走査速度２５０Ｉ
ｌ／秒で走査２照射された際、多結晶シリコン層が溶融
、再結晶化する際、レーザ光の走査速度、方向とはほぼ
関係なく＜２１０＞方向または＜２１１＞方向にその結
畠面固有の結晶成長速度で矢印７１方向に単結晶エピタ
キシャル成長する。
２回目のレーザ光の走査について第２Ｂ図を参照して説
明する。１回目のアルゴンレーザ光の走査が済むと、ア
ルゴンレーザ光を走査方向と垂直な方向に３０μｍ程度
移動させた侵再びく１１０〉方向に照射走査する。２回
目のレーザ光による溶融ｆｆＪＩ域は前回のレーザ光の
走査により溶融された領域にまで達することになり、開
口部５７に通じている箇所では開口部５７を通じて下地
単結晶基板を種としたエピタキシャル成長が矢印７１方
向に生じ、かつ１回目のレーザ光走査により単結晶成長
した領域に隣接する領域ではその単結晶成長領域を種結
晶としたエピタキシャル成長が生じる。
第２Ｃ図において３回目のアルゴンレーザ光走査が行な
われる。この場合も、２回目゛のレーザ光走査と同様に
して、下地単結晶基板を種としたエピタキシャル成長お
よび前回のレーザ光走査によτ り単結晶成長したｆｌＡ域を種結晶としたエピタキシャ
ル成長が生じ単結晶成長領域がさらに長くなる。
、重下、このレーザ光走査を繰返すことによりウェハ上
の多結晶シリコン層を単結晶化させる。このとき、１回
のレーザ光走査により単結晶成長する距離はレーザ光走
査方向と異なるため、せいぜい４ｏないし５０μｍ程度
である。つまり１回の結晶成長距離はストライブの長さ
方向に沿って固液界面と前回の固液界面との間の小領域
でその結晶面固有の結晶３！！度で生じろため、アルゴ
ンレーザ光の走査速度は２５ｃｍ、／秒と速いが、甲結
晶成長そのものはごく細かく区切られた領域内（そのと
きの固液界面と前回のレーザ光照射による固液界面どの
間の領域）内でその結晶面固有の結晶成長速度で生じる
。したがって、結果的にレーザ光の走査速度の結晶成長
方向成分は小さくなり、結晶欠陥（積１欠陥等）のない
極めて高品質な単結晶層を大面積にわたって得ることが
できる。また１回のレーザ光走査による単結晶成長距離
は４０ないし５０μＩＩｌ程度と小さいため、単結晶シ
リコン層と下地の絶縁層との熱膨張率の差による歪が発
生することもないので高品質な単結晶層が得られる。し
かもアルゴンレーザ光の走査速度は２５ないし３０　ｃ
ｍ／秒と比較的速いので、ウェハ全体にわたって短時間
で単結晶層を形成することができる。
なお、上記実施例においては、反射防止膜としで構成し
ているが、これに限定されず、膜厚２０００〜３０００
Ａの二酸化シリコン膜上に幅８〜１５μｍ１間隔４〜７
μ偽でストライプ状に膜厚４００〜８００Ａのシリコン
窒化膜を形成した構造、膜厚１００〜２０ＯＡの二酸化
シリコン膜上に幅４〜７μ−１間隔８〜１５μ、ｌで膜
厚５００〜６００Ａのストライブ状にシリコン窒化膜を
形成し、ざらに膜厚６０〜１５０Ａのシリコン窒化膜を
形成した構造を用いても同様の効果が得られる。また、
反射防止膜の機能を考えれば、レーザ波長に対して反射
率を周期的に変化させ得る構造であれば種々の方法が使
用可能であることは明らかである。すなわちたとえばシ
リコン窒化膜を１層のみでストライプ状に形成してもよ
いし、このような屈折率の変化による反射防止膜を形成
するのではなく、高融点金属またはそのシリサイドをス
トライプ状に形成してその領域でＩＩレーザ光を反射さ
せるように構成してもよい。また、絶縁膜上にストライ
プ状の多結晶シリコン膜を形成し、また、反射防止膜の
ストライブの間隔および膜厚によりて反射防止効果が変
化し、それに応じてレーザ光照射時に生じる多結晶シリ
コン層の固液界面の方向が変化するので、必要とされる
パターンサイズ等の条件に応じてオリエンテーションフ
ラット面の方向、すなわち反射防止膜のストライブの方
向およびレーザ光の走査方向をそれぞれ適当に調整すれ
ばより良い結果が得られることは言うまでもない。
また、上記実施例においては開口部５７をチップａｍを
規定するように設けてどの領域からでも単結晶成長がで
きるようにしているが、その開口部５７の設けられる方
向および形状は図に示されるものに限定されるものでは
ない。また開口部５７がチップ領域を取囲む必要もない
。
また溶融されるべき半導体層として多結晶シリコン層を
用いているが非晶質シリコンを用いても同様の効果を得
ることができる。
［発明の効果］ 以上のようにこの発明によれば、（００１）面形成し、
溶融されるべき非晶質または多結晶の半導体層上に形成
されるストライブ状の反射膜または反射防止膜のストラ
イブの長さ方向をオリエンテーションフラット面と単結
晶半導体ウェハ主面との交線と平行または垂直な方向に
形成し、かつ多結晶または非晶質半導体層を溶融させる
ためのアルゴンレーザ光の走査方向を＜１１０＞方向ま
たはその等価な方向と±１０″の範囲の角度をなす方向
に設定しているので、容易に反射防止膜または反射膜の
長さ方向を設定することができ、かつ単結晶エピタキシ
ャル成長方向をその結晶面固き、かつ、１回のアルゴン
レーザ光走査による単結晶成長距離は小さくなるので、
結晶欠陥が発生することなく単時間で大面積かつ高品質
の単結晶半導体層を得ることができる。
【図面の簡単な説明】
第１Ａ図はこの発明の一実施例である半導体結晶層の製
造方法において用いられる半導体ウェハの平面構造を示
す図である。第１Ｂ図は第１Ａ図に示されるチップ領域
の拡大平面図である。第１Ｃ図は第１Ｂ図のＩ−Ｉ糟に
沿った断面構造を示す図である。第１Ｄ図は第１Ｂ図の
■−■線に沿った断面構造を示す図である。第２八図な
いし第２Ｃ図はこの発明の一実ＩＭＰ！４である半導体
結晶層の製造方法の工程を示す図である。第３図は従来
の半導体単結晶層の製造方法を示す概略側面断面図であ
る。第４八図ないし第４Ｄ図は従来の単結晶製造方法に
おいて基体として用いられる半導体装置の製造工程を示
す断面図である。第５Ａ図は多結晶または非晶質半導体
層を溶融するために用いられるレーザ光のパワー分布を
示す図である。 −図は従来の改良された半導体単結晶層の製造方法にお
いて基体として用いられる半導体装置の平面配置を示す
図である。第６Ｂ図は第６Ａ図のニー■線に沿った断面
構造およびレーザ光走査方向を示す図であり従来の改良
された半導体単結晶層製造方法工程を概略的に示す図で
ある。第６Ｃ図は第６Ａ図の■−■線に沿った断面ｔ！
Ｒ′ｔ１を示す図である。第７Ａ図は第６八図ないし第
６Ｃ図において示される反射防止膜の効果により発生さ
れる多結晶または非晶質半導体層におけるエネルギー線
照射時の温度分布を示す図である。第７Ｂ図は第７Ａ図
に示される温度分布が生じた際の結晶成長方向およびレ
ーザ走査方向を示す図である。 図において、５０は（００１）面またはその等価な結晶
面を主面としオリエンテーションフラット面として（５
１０）面を有する半導体ウェハ、５２は単結晶シリコン
基板、５３は厚い酸化膜、５４は溶融されるべき多結晶
または非晶質半導体層、５５は反射防止膜となる二酸化
シリコン層、５６はストライブ状に形成されたシリコン
窒化膜、５７は開口部、６０はオリエンテーションフラ
ツ特許出願人　工業技術院長　等々力　達第２Ｂ図 第２Ｃ図 第３図 第４Ｄ口 第５Ａ図 第６Ｂ図

Claims (5)

    【特許請求の範囲】
  1. （１）（００１）面またはその等価な結晶面を主面とす
    るダイヤモンド型構造を有する半導体単結晶ウェハの側
    面に、前記主面となす交線が前記主面上に＜１１０＞方
    向またはその等価な方向と実質的に３０°ないし４５°
    の範囲の予め定められた角度をなすように、少なくとも
    前記ウェハ上に形成される半導体チップの配列方向を規
    定するためのオリエンテーションフラット面を形成する
    ステップと、 前記主面上に、少なくともその一部分に前記主面上に達
    する開口部を有する第１の絶縁物層を形成するステップ
    と、 前記開口部上および前記第１の絶縁物層上に多結晶また
    は非晶質の第１の半導体層を形成するステップと、 前記第１の半導体層上に、少なくとも１層からなり、そ
    の長さ方向が前記オリエンテーションフラット面と前記
    主面との交線と実質的に平行または垂直にされ、かつそ
    の幅および間隔が予め定められてストライプが周期的に
    形成されるストライプ状の膜厚分布を有し、アルゴンレ
    ーザ光に対し周期的な反射率変化を与える反射率変化層
    を形成するステップと、 前記反射率変化層を介して前記アルゴンレーザ光を前記
    ＜１１０＞方向またはその等価な方向と±１０°の範囲
    の角度をなす方向に走査、照射するステップとを含む、
    半導体結晶層の製造方法。
  2. （２）前記反射率変化層を形成するステップ前記第１半
    導体層上に膜厚２０００ないし３０００Åの二酸化シリ
    コン膜を形成するステップと、前記二酸化シリコン膜上
    に膜厚４００ないし８００Åの窒化シリコン膜を幅８な
    いし１５μｍ、間隔４ないし７μｍで前記ストライプ状
    に形成するステップとを備える、特許請求の範囲第１項
    記載の半導体結晶層の製造方法。
  3. （３）前記反射率変化層を形成するステップは、 前記第１半導体層上に膜厚１００ないし２００Åの二酸
    化シリコン膜を形成するステップと、前記二酸化シリコ
    ン膜上に膜厚５００ないし６００Åのシリコン窒化膜を
    幅４ないし７μｍ、間隔８ないし１５μｍの前記ストラ
    イプ状に形成するステップと、 前記シリコン窒化膜上および前記二酸化シリコン膜上に
    膜厚６０ないし１５０Åのシリコン窒化膜を形成するス
    テップとを備える、特許請求の範囲第１項記載の半導体
    結晶層の製造方法。
  4. （４）前記半導体単結晶ウェハはシリコンからなる、特
    許請求の範囲第１項記載の半導体結晶層の製造方法。
  5. （５）前記第１の半導体層はシリコンで構成される、特
    許請求の範囲第１項記載の半導体結晶層の製造方法。
JP61048468A 1986-03-07 1986-03-07 半導体結晶層の製造方法 Granted JPS62206816A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP61048468A JPS62206816A (ja) 1986-03-07 1986-03-07 半導体結晶層の製造方法
DE8787103147T DE3780327T2 (de) 1986-03-07 1987-03-05 Herstellungsverfahren einer halbleiter-kristallschicht.
EP87103147A EP0236953B1 (en) 1986-03-07 1987-03-05 Method of manufacturing semiconductor crystalline layer
US07/022,402 US4861418A (en) 1986-03-07 1987-03-06 Method of manufacturing semiconductor crystalline layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61048468A JPS62206816A (ja) 1986-03-07 1986-03-07 半導体結晶層の製造方法

Publications (2)

Publication Number Publication Date
JPS62206816A true JPS62206816A (ja) 1987-09-11
JPH0476490B2 JPH0476490B2 (ja) 1992-12-03

Family

ID=12804203

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61048468A Granted JPS62206816A (ja) 1986-03-07 1986-03-07 半導体結晶層の製造方法

Country Status (4)

Country Link
US (1) US4861418A (ja)
EP (1) EP0236953B1 (ja)
JP (1) JPS62206816A (ja)
DE (1) DE3780327T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006032924A (ja) * 2004-06-14 2006-02-02 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01162376A (ja) * 1987-12-18 1989-06-26 Fujitsu Ltd 半導体装置の製造方法
JP2980920B2 (ja) * 1989-08-03 1999-11-22 日本エービーエス株式会社 車両用液圧ブレーキ制御装置
DE69127395T2 (de) * 1990-05-11 1998-01-02 Asahi Glass Co Ltd Verfahren zum Herstellen eines Dünnfilm-Transistors mit polykristallinem Halbleiter
US5155559A (en) * 1991-07-25 1992-10-13 North Carolina State University High temperature refractory silicide rectifying contact
DE4128333A1 (de) * 1991-08-27 1993-03-04 Fischer Armin Verfahren zum gettern von soi-schichten
JP3453436B2 (ja) * 1994-09-08 2003-10-06 三菱電機株式会社 半導体層を溶融再結晶化するための装置
US5893948A (en) * 1996-04-05 1999-04-13 Xerox Corporation Method for forming single silicon crystals using nucleation sites
US6066571A (en) * 1997-01-10 2000-05-23 Kabushiki Kaisha Toshiba Method of preparing semiconductor surface
TWI253179B (en) * 2002-09-18 2006-04-11 Sanyo Electric Co Method for making a semiconductor device
JP4326477B2 (ja) * 2003-05-14 2009-09-09 シャープ株式会社 半導体薄膜の結晶化方法
US8389099B1 (en) 2007-06-01 2013-03-05 Rubicon Technology, Inc. Asymmetrical wafer configurations and method for creating the same
US8348720B1 (en) 2007-06-19 2013-01-08 Rubicon Technology, Inc. Ultra-flat, high throughput wafer lapping process

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4371421A (en) * 1981-04-16 1983-02-01 Massachusetts Institute Of Technology Lateral epitaxial growth by seeded solidification
US4448632A (en) * 1981-05-25 1984-05-15 Mitsubishi Denki Kabushiki Kaisha Method of fabricating semiconductor devices
US4494300A (en) * 1981-06-30 1985-01-22 International Business Machines, Inc. Process for forming transistors using silicon ribbons as substrates
JPS5893221A (ja) * 1981-11-30 1983-06-02 Toshiba Corp 半導体薄膜構造とその製造方法
JPS58130517A (ja) * 1982-01-29 1983-08-04 Hitachi Ltd 単結晶薄膜の製造方法
US4479846A (en) * 1982-06-23 1984-10-30 Massachusetts Institute Of Technology Method of entraining dislocations and other crystalline defects in heated film contacting patterned region
JPS5945996A (ja) * 1982-09-03 1984-03-15 Nec Corp 半導体の気相成長方法
JPS59108313A (ja) * 1982-12-13 1984-06-22 Mitsubishi Electric Corp 半導体単結晶層の製造方法
US4592799A (en) * 1983-05-09 1986-06-03 Sony Corporation Method of recrystallizing a polycrystalline, amorphous or small grain material
US4545823A (en) * 1983-11-14 1985-10-08 Hewlett-Packard Company Grain boundary confinement in silicon-on-insulator films
US4564403A (en) * 1984-01-27 1986-01-14 Sony Corporation Research Center Single-crystal semiconductor devices and method for making them
US4590130A (en) * 1984-03-26 1986-05-20 General Electric Company Solid state zone recrystallization of semiconductor material on an insulator
DE3685732T2 (de) * 1985-12-20 1993-01-21 Agency Ind Science Techn Verfahren zur herstellung einer monokristallinen duennen schicht.
JPS62160712A (ja) * 1986-01-09 1987-07-16 Agency Of Ind Science & Technol 半導体装置の製造方法
EP0235819B1 (en) * 1986-03-07 1992-06-10 Iizuka, Kozo Process for producing single crystal semiconductor layer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006032924A (ja) * 2004-06-14 2006-02-02 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Also Published As

Publication number Publication date
JPH0476490B2 (ja) 1992-12-03
DE3780327D1 (de) 1992-08-20
US4861418A (en) 1989-08-29
DE3780327T2 (de) 1993-03-11
EP0236953B1 (en) 1992-07-15
EP0236953A2 (en) 1987-09-16
EP0236953A3 (en) 1989-07-26

Similar Documents

Publication Publication Date Title
EP0071471B1 (en) Method of forming a single-crystal semiconductor film on an amorphous insulator
EP0235819B1 (en) Process for producing single crystal semiconductor layer
US4498951A (en) Method of manufacturing single-crystal film
JPS60115217A (ja) 単結晶シリコンの製法
JPH0732124B2 (ja) 半導体装置の製造方法
JPS62206816A (ja) 半導体結晶層の製造方法
KR100296111B1 (ko) 실리콘박막을결정화하는방법과이를이용한박막트랜지스터제조방법
JPH0652712B2 (ja) 半導体装置
JPS62179112A (ja) Ｓｏｉ構造形成方法
JPS5983993A (ja) 単結晶半導体層の成長方法
JPS6239009A (ja) Ｓｏｉ基板形成方法
JPH0569076B2 (ja)
JPS6017911A (ja) 半導体装置の製造方法
JPS63150911A (ja) 半導体装置の製造方法
JPS62250629A (ja) 半導体装置の製造方法
JPS59121826A (ja) 半導体単結晶膜の製造方法
JPS63169022A (ja) Ｓｏｉ基板の製造方法
JPS62206818A (ja) 半導体単結晶膜の製造方法
JPS636828A (ja) 単結晶半導体薄膜の製造方法
JPH0693428B2 (ja) 多層半導体基板の製造方法
JPH0693429B2 (ja) 多層半導体基板の製造方法
JPS62206815A (ja) 半導体ウエハ
JPS627114A (ja) ビ−ムアニ−ル方法
JPS63147313A (ja) Ｓｏｉ膜の形成方法
JPH03145716A (ja) 半導体薄膜の製造方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term