JPS62197995A - メモリの書込み消去装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明はメモリの書込み消去装置に関し、特には電気的
にデータの書込み消去を行うことができるメモＩＪ（Ｅ
ＥＰＲＯＭ）において、データを更新する際の誤消去或
いは誤書込みを防止する機能を備えた装置に関する。

〈従来の技術〉 ＥＥＰＲＯＭはデータの変更が可能なことから、プログ
ラムに変更を要する電子機器等に利用され、またマイク
ロプロセッサのメモリ領域の一部をＥＥＦＲＯＭで構成
した半導体装置も開発されている。

このようなＥＥＰＲＯＭに格納されたデータを更新する
場合、ＥＥＰＲＯＭのアドレノ及びデータを所望する値
にセットアツプし、半導体チップを書込みモードもしく
は消去モードにもたらしてデータ更新を実行している。

〈発明が解決しようとする問題点〉 しかし上記従来のＥＥＰＲＯＭにおけるデータ更新方式
では、書込み、或いは消去モードを誤ってセットした場
合、何ら確認されることなく与えられているデータに更
新或いは消去される事態が生じ、特に全メモリ領域を一
斉に消去するタイプＯＥＥＦＲＯＭでは被害は著しいも
のになっていた。

〈問題点を解決するための手段〉 本発明は上記従来のＥＥＰＲＯＭのデータ更新方式の欠
点を除去して、誤書込み・誤消去を防止することができ
るメモリの書込み消去装置を提供する。

本発明はＥＥＰＲＯＭを設けた同一半導体チップに、Ｅ
ＥＰＲＯＭを判別するための特定のコードを予め記憶さ
せて構成し、データ更新時に上記特定コードと比較させ
て一致状態が得られたときに消去・書込みを実行させる
。

〈作　用〉 メモリ内容の更新にあたって、単にデータをＥＥＦＲＯ
Ｍのためのデータバスに与えるだけでなく、データ更新
時に入力するコード情報が予め記憶させたコードと一致
しているか否かを判定し、一致が得られたときに書込み
・消去モードが活性になるため、動作実行に際して確認
ステップが入り、誤書込み・誤消去の程度が著しく低減
する。

〈実施例〉 第１図において、マイクロプロセッサとして構成された
半導体チップの同一チップ内にＥ　ＥＰＲＯＭ領域１が
設けられている。該ＥＥＰＲＯＭ領域１は、メモリ領域
を指定するためのアドレスバス２及びデータを入出力す
るためのデータバス３が接続されると共に、ＥＥＦＲＯ
Ｍを書込み或いは消去モード時に所定レベルの高電圧ｖ
ＰＰを印加するための電源ライン４が接続されている。

該電源ライン４の他端は、メモリ領域１のメモリセルに
おけるデータの書換えに必要な電圧”ＰＰを発生させる
に必要なチャージポンプ回路５に接続されている。

同半導体チップには、当該半導体チップを特定するため
のコード、例えば製造工程時のマスク名を示す特定コー
ドを予め記憶させた領域６が設けられ、上記アドレスバ
ス２に与えられたアドレス信号が特定コード記憶領域６
に与えられ、格納された特定コードが読出される。特定
コード記憶領域６の出力信号は同一半導体チップに設け
られた比較回路７の一方の入力に与えられる。該比較回
路７の他方の入力にはデータバス３が接続され、比較結
果の出力信号は上記チャージポンプ回路５にイネ−グル
信号として与えられる。上記比較回路７には、また書込
み消去を制御するための制御信号ライン８が接続されて
いる。

上記構成の半導体チップにおいて、Ｅ　Ｅ　Ｐ　ＲＯＭ
のデータ更新に際しては、半導体チップ自体は、モード
切換え端子において制御信号ライン８の信号が読出しモ
ードから書込みモード又は消去モードに設定される。こ
の状態でマイクロプロセッサ（図示せず）部分からアド
レス信号をアドレスバフ、２に与えて特定コード記憶領
域６をアクセスする。アクセスされた記憶領域６は予め
格納している特定コード情報を比較回路７に出力する。

次にキー操作等によりデータバス３に上記特定コードと
同一のデータが与えられ、比較回路７において両データ
の内容が比較される。比較回路７で一致検出がなされた
状態でチャージポンプ回路５をイネーブルに設定し、高
電圧ｖＰＰを発生して待機する。その後データバス３及
びアドレスバス２を、更新のための所望する値にセット
してＥ　Ｅ　Ｐ　ＲＯＭ領域３のデータ更新を実行する
。

第２図は上記更新動作を示すタイムチャートである。

上記データ更新操作において、データバス３に特定コー
ドと異なった情報が与えられた場合には、比較回路７か
らイネーブル信号が出力されず、従ってメモリセルの書
込・消去に必要な高電圧ｖＰＰが得られないため、たと
えデータライン３に更新のためのデータが与えられ、或
いは制御信号８に消去モードがセットされてもＥＥＰＲ
ＯＭＥＰＲＯＭ領域１去を行うことができない。

〈発明の効果〉 以上本発明によれば、ＥＥＰＲＯＭのデータ更新に際し
て、予め記憶させた特定コードとデータラインに与えた
情報とが一致したときに更新のための待機状態に設定し
得るため、操作を確認するステップを踏むことになって
誤占込み・誤消去の機会を著しく軽減することができる
。

【図面の簡単な説明】

一第１図は本発明による一実施例のブロック図、第２図
は同実施例の動作説明に供するタイムチャートである。 １　：　ＥＥＰＲＯＭ領域　　２：アドレノバス３：デ
ータバヌ　　５：チャージポンプ回路６：特定コード記
憶領域　　７：比較回路８：制御信号ライン 代理人　弁理士　　杉　山　毅　至（他１名）第　ｌ　
図 Ｗｈｚ　図

Claims (1)

1. 【特許請求の範囲】 １、同一半導体チップ内に、電気的にデータの書込み消
   去可能なメモリ領域と、 特定のコードを記憶する領域と、 上記特定コードの記憶領域及びメモリ領域にデータを入
   力するバスに接続され且つ書込み消去制御信号が入力さ
   れた比較回路と、 該比較回路の出力が与えられて上記メモリ領域に書込み
   消去信号を出力するチャージポンプ回路とを形成してな
   ることを特徴とするメモリの書込み消去装置。