JPS62196853A - パツケ−ジ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈発明の技術分野〉 本発明は一般に高周波マイクロ電子回路用密封パッケー
ジに係り、特に、マイクロ波混成集積回路用高信頼性パ
ッケージに関する。

〈従来技術とその問題点〉 データ処理回路およびデータ通信回路の動作周波数は、
ｋＨｚの範囲からＧ　Ｈｚの範囲へと急速に上がりつつ
ある。高い周波数では、混成回路あるいはＩＣを封入す
るパッケージの寄生キャパシタンスおよびインダクタン
スが大きな影響を及ぼしその結果、パッケージを回路の
一部と考えなければならない。また、構成部品の密度と
熱放散とに関する要求も増大しており、したがってパッ
ケージを良好な熱伝導体としなければならない。これら
高周波の用途では、パッケージはマイクロストリップ伝
送線に適合しなければならず、表面実装パッケージが業
界の標準になりつつある。加え℃約５００　ＭＨｚより
上で動作するアナログ回路では、パッケージは良好なＲ
Ｆグランドとなることが非常に重要である。

マイクロ電子回路用に現存するパッケージはこれらの必
要性のいくつかを満たしているが完全に満たしているも
のはない。従来のチップ・キャリヤやセラミックおよび
金属のフラットパッケージは高周波で動作することがで
きず、良好なＲＦグランドを提供できず、低電力用途し
かまかなうことができない。金属パッケージ、たとえば
、ＴＯ−８形またはＴｏ−１２型はＩＣを収容するよう
をこすることは容易でなく、表面実装することができず
、マイクロ波周波数でのｖＳＷＲが大きい。

従来パッケージの１つに必要な基準のすべてをはとんと
満たすまでになっているものがあるが、その寄生インダ
クタンスと寄生キャパシタンスとのため、その性能は５
　ＧＨｚ　　より上の周波数では劣化してしまう。パッ
ケージの構造もそのパッケージを高価にする原因をなし
ている。このパッケージの構造の断面図を第２図に示す
。パッケージは基体１１、ふた１３、リード１５、およ
びグランド平面取付パッド１７から構成されている。基
体１１の上面に厚膜または薄膜の回路素子１９と構成部
品２１とが搭載されている。回路素子と構成部品とは基
体のめつきしたスルーホール２３によりリード１５に接
続されている。他のめつきしたスルーホールは、図示し
てないが、グランド平面取付ハンド１７に接続されてＲ
Ｆアースとなっている。ふたは基体１１の上面にろう付
けされて周辺のまわりにハーメチックシール２５を作っ
ている。ただし、めっきしたスルーホールもやはりパッ
ケージをハーメチックシールするため封止しなければな
らない。これを行うには、リードとグランド平面取付パ
ッドとを基体の下面に慎重にろう付けしなければならな
い。これには精密なプロセス拳コントロールが必要であ
り、パッケージの組立の費用が増える。加えて、めっき
したスルーホールに沿って良好なＲＦグランド平面が存
在しないので、パッケージのＶＳＷＲは約３０Ｈｚより
上で大きくなる。また、リード１５とグランド平面取付
パッド１７の一般的構造のため、これらは２つともＰＣ
基板にはんだ付けしなければならない。リードは基体１
１の下面に取付けられているので、パッケージをＰＣ基
板に取付けてからはパッド１７とリード１５間にはんだ
ブリッジがあるかどうかを検査することができない。

〈発明の目的〉 本発明の目的は、マイクロ波周波数ＩＣや混成回路のよ
うなマイクロ電子回路用のハーメチックシール・パッケ
ージで、表面実装が可能であり、ＲＦグランドに対する
寄生キャパシタンスと寄生インダクタンスが低く、リー
ドのインピーダンスが外部接続回路の特性インピーダン
ス（例えば５０オーム）に近く、且つ電力消散の良好な
ものを提供することである。

本発明の他の目的は、部分品と組立てとの費用が少く、
自動組立に適合しておｌ装後の検査も容易ナマイクロ電
子回路用ハーメチックシール・パッケージを提供するこ
とである。

〈発明の概要〉 上述のおよび他の目的は、基体の下面の金属グランド平
面を上面の回路に接続する導電性ハーメチックシール・
ビアを有するセラミック基体と、基体の上面に封止され
たセラミック・フレームと、フレームと基体との間に封
止されたリードと、フレームの上面に封止されたふたと
から成るバーケージによる本発明により達成される。

ビアはセラミック基体と同時焼成され、その熱伝導率が
良いため良好な電力放散を行う。ビアは基体の部分のど
んな位置にも配設するこ・とができるので、回路の良好
なＲＦグランドとなり回路設計者に柔軟性を与えるとと
もに、回路のいろいろな段階を分離し、電力消費の大き
い部品の熱を流し去るのに使用することができる。ビア
は・ヘーメチツクシールされているので、パッケージは
一層費用効果が太きい。パッケージを−・−メチツクシ
ールするのに別個の基底部品やろう付は作業を必要とし
ない。したがって、この構造では実質上「古典的」パッ
ケージが無（なり、部分品と組立との費用が減少し、パ
ッケージから回路への電気的遷移が無くなる。

リードにはテーパ部があるので、リードはパッケージの
外側で幅広になっていてインダクタンスを減らし、セラ
ミック・フレームを通るところは狭くなっていてキャパ
シタンスを減らし、リードを５０オームのインピーダン
スに近づけるよって調整している。リードの下の導電性
銀入すソルダ・ガラスの層がリードと回路とを電気的に
接続するとともに、リードを基体に封止している。フレ
ームの上面にはメタライズド層があるのでふたははんだ
付けによりフレームにハーメチックシールできる。

リードはパッケージの側面から突き出−Ｃいるので、ユ
ーザは、パッケージをＰＣ基板にはんだ付けしてから、
はんだがパッケージ基体とリードとを橋絡しているかど
うかを検査することができるこの構造は従来のパッケー
ジの問題を解決し一表面実装が可能で、ＲＦグランドに
対する寄生インダクタンスが小さく、リードのインピー
ダンスが５０オームで、且つ電力放散の良好なハーメチ
ックシール・パッケージを提供するものである。

〈発明の実施例〉 第１図に示す、マイクロ電子回路用パッケージはマイク
ロ波回路素子と構成部品とを実装するセラミック基体３
１と、基体の上面に封止されているセラミック自フレー
ム３５と、フレームと基体との間に封止され、入出力信
号をパッケージに入っている回路に接続する導電リード
３７と、セラミック・フレーム３５の上面に封止されて
いるふた３９とを備えている。基体３１は−・−メチツ
ク・シールとなるように基体と同時焼成された導電ビア
３３を備えている。ビアは構成部品および回路装置に対
して、ＲＦグランド接続となるとともに良好な電力放散
径路となる。

パッケージの底面とマイクロ回路の基板との両者を形成
しているセラミック基体３１はマイクロ回路が厚膜回路
か薄膜回路かにより９６％または９９．５％アルミナか
ら作られる。ビア３３は予備焼成したアルミナの中に形
成されタングステン・ペーストを詰め込まれる。次にア
ルミナ基板とタングステン・ペーストとは絶縁用アルミ
ナと導電性タングステン充填材との間に・・−メチツク
・シールが形成されるように同時焼成される。焼成後、
薄膜または厚膜の回路素子がアルミナ基体の上面に搭載
される。薄膜系は９９．５％アルミナが必要であり、代
表的には回路密度を大きくする必要があるとき使用され
る。このように、基体の上面は回路導体と抵抗とのパタ
ーン４１を載せている。

基体の下面は、たとえば、タングステン層または薄膜金
属組織で完全にメタライズされていて、パッケージを実
装するＰＣ基板のＲＦグランド平面と電気的に接触する
グランド平面４３となる。

導電ビアは設計者がＲＦグランドとの良好な接続を必要
とする回路のどんな部分にも配設することができ、した
がって回路に対してインダクタンスの低い接地となり、
回路の異なる段を分離する便利な手段となり、消費電力
の大きい構成部品に対するヒートシンクとなる。また、
ビアは−・−メチツクシールを行うので、セラミック基
体３１はマイクロ回路素子を担持する基板としておよび
基体にろう付けしなければならない別個の金属封止部品
を必要とすることなくパッケージの−・−メチツクシー
ル基体として使用することができる。基体の下面のグラ
ンド平面４３と導電ビア３３との組合せによりパッケー
ジのグランドに対するインダクタンスが非常に低くなり
、パッケージを高周波のアナログおよびデジタルの用途
に使用することができるようになる。その上、パッケー
ジは薄膜メタリゼーション回路と組合せて使用できるの
で、アナログ回路の周波数範囲が更に拡がる。

リード３７は熱膨張係数がアルミナ基体３１およびフレ
ーム３５と等しいコバール（ＡＳＴＭ合金１５）で作ら
れる。高信頼性規格の要件を満たすには、リードをまず
ニッケルめっきし、次に金めつきする。金めつきは、基
体３１とフレーム３５との間でパッケージに挿入するリ
ード３７の部分４９を残して、選択的に行う。これは後
に説明するようにリードのまわりに酸化鉛ソルダ・ガラ
ス４４を用いてハーメチツクシールを実施するのに必要
である。リードは製造しやすくするためおよびパッケー
ジの組立工程を自動化に適合させるため、リード・フレ
ームの形で供給することができる。リードはパッケージ
を表面実装構造にするようにリード拳フレーム内に適正
な形状に形成される。この形態では、基板をリードが形
成するポケットに入れ子にすることＫよりリードを基板
に対して整列させるにも便利である。

リードはマイクロ波動作周波数でＶＳＷＲを低くするた
めにリードがパッケージに入る丁度その点でテーパにな
っている。テーパはパッケージの外側でリードの幅を広
くして、インダクタンスを減らし、基体３１とフレーム
３５との間の側壁を通過するリードの幅を狭くしてキャ
パシタンスを減らしている。第３図は典型的なリードの
形状の詳細を示す。リード３７には広い部分４８と狭い
部分４９とがあり、これらはテーパ部５１で接続されて
いる。広い部分４８は基体から表面実装用実装回路板に
便利に接続を行うように形成されている。テーパ５１は
リードがパッケージに入るところに設けられている。狭
い部分４９はパッケージの壁を通して回路素子の内部に
低キャパシタンスで接続を行うようになっている。良好
に動作することがわかっている一つの特定な例において
は、部分４８は幅がｏ、ｓｏｓミリ）Ｉ　−）ル（０，
０２０イｙチ）であり、部分４９は幅が０．２８　ミリ
メートル（０，０１１インチ）であり、テーパ５１の角
は４５度である。このリードの幾何学形状を用いること
によりパッケージのＶＳＷＲは５ＧＨｚを通してり、２
：１になる。

リード３７は基体３１の接触パッドに銀入りソルダ・ガ
ラス層４５（たとえば、Ｊ　Ｍ　Ｉ　４６００シリーズ
または相当品）で取付けられ、これにより導電性の他に
リードと基体との間の封止が確実になる。

セラミック・フレーム３５は基体３１０周辺を囲むパッ
ケージの側壁となる。フレーム３５の上面に、ふた３９
をはんだ付けしてハーメチックシールを作るように最初
ニッケルな、次に金をめっきしたタングステンまたはモ
リブデン・マンガンの層がある。フレーム３５の下面は
非導電性の酸化鉛ソルダ・ガラス４４（たとえばＴ　Ｉ
　９１　ＢＦ型または相当品）の層で被覆されている。

酸化鉛ソルダ番ガラスはフレーム３５と基体３１とのア
ルミナ面と、およびリード３７のニッケルめっき面とと
もに非導電性−・−メチツクシールを形成する。

このハーメチックシールはリードをパッケージに取付け
るための構造的強度をも生ずる。フレーム３５の上面に
はまた各隅に接合点があって金属のふたを接地すること
ができるようになっており、電磁放射を減らし、干渉に
対する遮蔽となっている。

ふた３９はコパール（ＡＳＴＭ合金１５）から作られ、
高信頼性規格の要件を満たすようにニッケルおよび金で
めっきされている。ここでもま辷コバールは、その熱膨
張が基体およびフレームのセラミック材と等しいために
使用される。ふたはマイクロ回路素子を収容するのに適
切な大きさのドームを形成するように打ち抜かれる。

パッケージの全体構造および基体３１とフレーム３５と
の間のリードの接続はパッケージの構成部品の分解図で
ある第４図を参照すれば更に容易に見ることができる。

第４図は多数のリード３７（テーパと形態とは図示しな
い）を基体３１０回路の入出力パッドにどのように取付
けることができるかを示している。フレーム３５をリー
ド３７の上で基体の上面に取付ける前に酸化鉛ソルダ・
ガラス層４４をフレーム３５の下面に設ける。第４図は
フレーム３５のはんだ付は可能な上面４７がふた３９と
どのように結合して、ふた３９をパッケージにはんだ付
けしハーメチツクシールを形成するための表面を作って
いるかを示している。

パッケージを組立てる工程は第５図に示す流れ図にした
がって進行する。最初に、ステップ５０１で、セラミッ
ク基体に導電性タングステン・ペーストのビアを所定位
置に配置して焼成する。次にステップ５０３で、導電性
・抵抗性回路素子４１を基体の上面に付着し、メタライ
ズしたグランド平面４３を基体の下面に付着する。次に
、ステップ５０５で、銀入りはんだガラス４５の被膜を
、リード３７と一定のマイクロ回路構成部品とを取付け
る前に、メタリゼーション域に選択的に被覆すムソルダ
・ガラス・シールを焼成するための４２０’Ｃの温度に
耐えることができる構成部品だけをこのとき回路に設置
することができる。この部品にはたとえば、第１図に示
すコンデンサ４６のようたマイクロ波コンデンサがあり
、これはステップ５０７で基体に設置する。ステップ５
０９で、先に述べたリード・フレームの形態をなすリー
ドを回路トレース上の接触パッドと位置合わせして基体
に載せる。この点で、基体アセンブリはフレーム３５と
いつでも結合できる状態になっている。ステップ５１１
〜５１３とで組立てのためフレーム３５を準備する。ま
ず、ステップ５１１でフレーム３５を上部のタングステ
ンまたはモリブデン・マンガンの層４７とともに焼成す
る。次に、ステップ５１２でタングステンまたはモリブ
デン自マンガンをニッケルめっきおよび金めつきし、最
後に、ステップ５１３で、酸化鉛ソルダ・ガラスの層４
４をフレームの下面にシルクスクリーン印刷してガラス
枠をつける。この時点で、フレームはリードと基体全体
の上方で基体と結合する準備が完了しており、ステップ
５１５でフレーム・アセンブリを加熱してソルダ・ガラ
スを処理する。処理はアセンブリを空中で４２０℃に５
分間加熱して行う。これによりハーメチックシールが形
成される他Ｋ、リードをパッケージに取付けるための構
造的結合が形成されも酸化鉛ソルダ・ガラスは強度を組
合せるように、硬化温度が低くなるように、および誘電
率が小さくなるように選ぶ。銀入りソルダ・ガラスの特
性はそれが導電性であることを除けば酸化鉛ソルダ・ガ
ラスと非常によく似ている。それでソルダ・ガラス層の
処理は一操作で行うことができる。処理温度が比較的低
ければ回路に設置したコンデンサをそこなうことがなく
、薄膜抵抗回路素子を損傷させることもない。

この時点で、残りの熱に敏感な回路部品を回路パターン
に取付けることができる。この作業はワイヤ・ポンディ
ングを含む多様な適切な方法で行うことができる。ステ
ップ５１７で、構成部品を取付けてから、ふたを取付は
封止する前に回路の試験を行うことができる。この試験
をステップ５１９で行う。必要なら、試験により部品の
不良または接続の不良が発見された場合、部品の取付け
をやり直すことができる。ステップ５２１で、試験が完
了したら、ふたをパッケージの上部にはんだ付けして全
体をハーメチックシールする。はんだ付けは不活性また
は還元性の雰囲気の中で金すず合金はんだを用いて行う
。この工程は温度が低いため４２０℃の硬化温度に耐え
ることができない部品を保護するとともにケースの内部
に乾いた不活性雰囲気を生ずる。はんだ付は後、ステッ
プ５２３で、パッケージを漏れ試験し、必要なら作業を
やり直して適正な封止を確保する。最後に、ステップ５
２５で回路の最終ＲＦ試験を行う。

〈発明の効果〉 前述の本発明の実施例からも明らかなように、本発明の
実施によって得られるパッケージはハーメチックシール
されており、ＲＦグランドに対する寄生インピーダンス
が小さく、かつそのリードは５０Ω（一般には外部回路
インピーダンス）に整合されるという効果が得られる。

その上、このパッケージは自動組み立てが容易であり、
表面実装が容易でかつ表面実装後もその検査が容易であ
るという効果も得られる。従って実用に供して有益であ
る。

【図面の簡単な説明】

第１図は本発明の１実施例を用いて構成したマイクロ波
ＩＣ及び混成回路ハーメチックシール・パッケージの断
面図。第２図は従来技術により構成したマイクロ波ＩＣ
及び混成回路ハーメチックシール・パッケージの断面図
。第３図は第１図のリードの１本の詳細図。第４図は第
１図のパッケージの部分品を示す分解図。第５図は本発
明を用いたパッケージの組立工程を示すフローチャート
。 ３１：セラミック基体；　３３：導電性ビア；３５：セ
ラミック・フレーム；３７：ＩＪ−ド；３９：ふた；　
４１：パターン；　４３ニゲランド乎面；　４４：酸化
鉛ソルダ・ガラス層；４５：銀入すソルダ・ガラス層；
　４６：コンデンサ；　４７：フレーム上面。

Claims (1)

1. 【特許請求の範囲】 １、次の（イ）〜（ニ）から成るハーメチックシールさ
   れたパッケージ。 （イ）マイクロ波回路素子を保持する上面と下面と前記
   上面と下面を貫通してハーメチックシールする導電性ビ
   アとを有するセラミック基体。 （ロ）前記上面の回路素子にハーメチツクシールを形成
   する導電性熱伝導材により接続され前記パッケージの側
   面より突き出され、前記パッケージ内の回路と電気的接
   続をおこなう複数の導電性リード。 （ハ）ハーメチックシールを形成する非導電性熱伝導材
   により前記上面と前記リードに封止され前記パッケージ
   の側壁を形成しメタライズ層のある上面を有するセラミ
   ック・フレーム。 （ニ）前記メタライズ層のある上面にハーメチツクシー
   ルされたハンダづけ可能な下面を有するふた。 ２、前記ビアが前記基体焼成前にタングステン・ペース
   トを充填された後前記基体と共に焼成されたものである
   ことを特徴とする特許請求の範囲第１項記載のパッケー
   ジ。 ３、前記導電性熱伝導材が銀入りソルダ・ガラスで前記
   非導電性熱伝導材が酸化鉛ソルダ・ガラスであることを
   特徴とする特許請求の範囲第１項記載のパッケージ。 ４、前記基体の下面がメタライズされてグランド平面と
   なることを特徴とする特許請求の範囲第１項記載のパッ
   ケージ。 ５、前記パッケージから突き出した点から前記リードが
   テーパを有し、該リードは前記基体と前記フレーム間が
   狭く、前記テーパ部が表面実装用に加工されていること
   を特徴とする特許請求の範囲第１項記載のパッケージ。