[go: up one dir, main page]

JPS6215951B2 - - Google Patents

Info

Publication number
JPS6215951B2
JPS6215951B2 JP54094616A JP9461679A JPS6215951B2 JP S6215951 B2 JPS6215951 B2 JP S6215951B2 JP 54094616 A JP54094616 A JP 54094616A JP 9461679 A JP9461679 A JP 9461679A JP S6215951 B2 JPS6215951 B2 JP S6215951B2
Authority
JP
Japan
Prior art keywords
chip
loop
bubble
minor
magnetic field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54094616A
Other languages
Japanese (ja)
Other versions
JPS5619581A (en
Inventor
Haruo Urai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP9461679A priority Critical patent/JPS5619581A/en
Publication of JPS5619581A publication Critical patent/JPS5619581A/en
Publication of JPS6215951B2 publication Critical patent/JPS6215951B2/ja
Granted legal-status Critical Current

Links

Description

【発明の詳細な説明】 本発明は多数のシフトレジスターで構成された
非破壊メモリ素子に関するものである。更に詳し
く述べれば、素子内に特別に設けられ、不良シフ
トレジスターの位置を情報として記録する特殊用
途シフトレジスターの配置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a non-destructive memory device composed of a large number of shift registers. More specifically, the present invention relates to the arrangement of a special-purpose shift register that is specially provided within an element and records the position of a defective shift register as information.

多数のシフトレジスターで構成された非破壊メ
モリ素子としては、磁気バブルメモリ素子がその
代表に挙げられる。一般に、磁気バブルメモリ素
子では多数のシフトレジスターをマイナーループ
と称している。大容量の磁気バブルメモリ素子
は、P.C.MICHAELIS等による論文“Magnetic
Bubble Repertory Dialer Memory”(IEEE
Trans.on magn.,MAG−7,pp737−740,
1971)の第1図に示される様に、多数のバブル情
報保存ループ(マイナーループ)と、全ループと
共通に結合した情報読み書き用のメジヤーループ
(又はメジヤーライン)で構成されるのが普通と
なつている。
A typical example of a nondestructive memory device composed of a large number of shift registers is a magnetic bubble memory device. Generally, in a magnetic bubble memory device, a large number of shift registers are called a minor loop. A large-capacity magnetic bubble memory device is described in the paper “Magnetic” by PCMICHAELIS et al.
Bubble Repertory Dialer Memory” (IEEE
Trans.on magn., MAG-7, pp737-740,
As shown in Figure 1 of 1971), it has become common to consist of a large number of bubble information storage loops (minor loops) and a major loop (or major line) for reading and writing information that is commonly connected to all loops. There is.

記憶容量の大容量化は、バブル磁区径を小さく
して記憶密度を大きくすると同時に、マイナール
ープをより長く、より多くすることで達成出来る
ことはよく知られている。面内回転磁場HRでバ
ブル磁区を移動させるフイルドアクセス方式の磁
気バブルメモリ素子の製作において、マイナール
ープ等のバブル磁区転送路を完全に無欠陥で製作
することは素子の歩留りの面から考えて得策では
ない。通常はマイナーループ数の10%程度の不良
ループの存在を認めて歩留りの向上を図ることが
行われている。
It is well known that increasing the storage capacity can be achieved by decreasing the bubble magnetic domain diameter to increase the storage density and at the same time making the minor loops longer and more numerous. In manufacturing magnetic bubble memory devices using field access method in which bubble magnetic domains are moved using an in-plane rotating magnetic field H R , it is important to manufacture bubble domain transfer paths such as minor loops completely defect-free from the viewpoint of device yield. It's not a good idea. Normally, the yield is improved by recognizing the existence of defective loops that are about 10% of the number of minor loops.

この様な不良ループを持つ磁気バブルメモリ素
子を用いる際には、不良ループにバブル磁区を書
き込まないことが必要となる。このために、不良
マイナーループに存在する位置を外部のメモリに
記憶させ、不良マイナーループをマスクしてバブ
ル情報を書き込まない様にする必要がある。バブ
ル情報の読み出しに対しても同様の操作が必要で
ある。不良ループ位置の記憶用の外部メモリは一
般的には半導体メモリが用いられる。しかし半導
体メモリは、その駆動電源が切断するとメモリ内
容が失われる虞れがあり、この様なメモリシステ
ムは充分に信頼性が高いとは言えない。
When using a magnetic bubble memory element having such a defective loop, it is necessary not to write bubble magnetic domains into the defective loop. For this reason, it is necessary to store the location of the defective minor loop in an external memory and mask the defective minor loop to prevent writing of bubble information. A similar operation is required for reading bubble information. A semiconductor memory is generally used as an external memory for storing the position of a defective loop. However, in semiconductor memory, there is a risk that the memory contents will be lost when the driving power source is cut off, and such a memory system cannot be said to be sufficiently reliable.

バブルメモリ素子の不良ループ位置記憶の信頼
性を高める一つの方法としてバブルメモリ素子自
身の内部に不良ループ位置を記憶するための独立
した専用マイナーループを設けることが提案され
実際のメモリ素子に組み込まれたことがエレクト
ロニクス(Electronics)誌、1978年8月17日号
39〜40頁で紹介された。そこでは、不良ループ位
置記憶用の専用マイナーループを冗長ループ
(Redundancy Loop,RL)と呼称し、これをバ
ブルメモリ素子チツプの周辺部に設けてある。外
部TCメモリの不良ループ位置の記憶が電源断で
散逸しても、冗長ループにある不良ループ位置情
報を再度外部メモリへ書き込むことによつて再度
不良ループのマスクが正常に行える利点がある。
しかし乍ら、この冗長ループ構成では以下に述べ
る理由によつて、このチツプを1チツプのメモリ
モジユールに組立てる際の歩留り低下を来たす。
As one method to improve the reliability of storing the location of a defective loop in a bubble memory device, it has been proposed to provide an independent dedicated minor loop for storing the location of a defective loop within the bubble memory device itself, and it has been proposed to provide an independent dedicated minor loop for storing the location of the defective loop within the bubble memory device itself. Tagoto Electronics magazine, August 17, 1978 issue
It was introduced on pages 39-40. There, a dedicated minor loop for storing the location of a defective loop is called a redundancy loop (RL) and is provided in the periphery of the bubble memory element chip. Even if the memory of the defective loop position in the external TC memory is lost due to a power cut, there is an advantage that the defective loop can be successfully masked again by writing the defective loop position information in the redundant loop to the external memory again.
However, this redundant loop configuration causes a decrease in yield when assembling this chip into a one-chip memory module for the reasons described below.

一般にフイールドアクセス型のバブルメモリ素
子では、バブル動作が正常に行われるバイアス静
磁場HBの範囲は面内磁場強度HRに依存する。そ
の依存性は第1図に示すように面内回転磁場HR
の増大に伴ない動作バイアス磁場範囲の上限値H
B(U)が上昇する。一方下限値HB(L)は殆ん
ど変らない。第2図Aに示すバブルメモリチツプ
1の様な多くのマイナーループ22とマイナール
ープ間で共通なメジヤーループ又はメジヤーライ
ン21から構成されるバブルメモリ素子を用い
て、バブルメモリモジユールを製作する際、少な
くとも面内回転磁場を該チツプに印加する手段が
必要となる。この手段としては、第2図Bに示す
様にバブルチツプ1をチツプ保時基板3に取り付
け、その周囲に導線でコイル4を形成し、このコ
イルに交流電流を通して面内磁場を発生させる方
法がよく知られている。この面内磁場発生コイル
は2つのコイルが互いに直角に構成された一組で
あるのが普通であるがここでは便宜上その内の一
方のみを図示した。
Generally, in a field access type bubble memory element, the range of the bias static magnetic field H B in which the bubble operation is normally performed depends on the in-plane magnetic field strength H R . As shown in Figure 1, its dependence is expressed by the in-plane rotating magnetic field H R
The upper limit value H of the operating bias magnetic field range increases with the increase of
B (U) increases. On the other hand, the lower limit value H B (L) remains almost unchanged. When manufacturing a bubble memory module using a bubble memory element such as the bubble memory chip 1 shown in FIG. A means for applying an in-plane rotating magnetic field to the chip is required. A good way to do this is to attach the bubble chip 1 to the chip timekeeping board 3 as shown in Figure 2B, form a coil 4 around it with a conducting wire, and generate an in-plane magnetic field by passing an alternating current through this coil. Are known. This in-plane magnetic field generating coil is normally a set of two coils arranged at right angles to each other, but only one of them is shown here for convenience.

この様なコイルを用いる面内回転磁場印加手段
においては、バブルメモリモジユールの動作速度
を速くするために出来るだけ小型のコイルを用い
ることが要求される。コイルによる発生面内磁場
の分布は第2図Cに示す様にチツプ領域の周辺部
で磁場強度が急激に減少する。コイルの大きさを
この減少の割合が中心での磁場値HR0よりも5〜
10%程度少さくなる程度まで少さく作ることが効
率的なコイル設計である。中心磁場HR0より5%
程度の許容減少磁場値△HRを差引いた値HR1
R0−△HRをバブル素子駆動標準面内回転磁場
値とすると、第1図で示されるバイアス磁場動作
範囲△HBが得られる。ところが、コイルの中心
がチツプの中心からずれて、チツプが磁場分布の
チツプ領域よりはみ出すとチツプの周辺部に印加
されるHRは急激に減少する。HRが減少すると第
1図から明らかな様に、チツプ周辺部分の動作バ
イアス磁場範囲も減少する。
In an in-plane rotating magnetic field applying means using such a coil, it is required to use a coil as small as possible in order to increase the operating speed of the bubble memory module. As for the distribution of the in-plane magnetic field generated by the coil, as shown in FIG. 2C, the magnetic field strength sharply decreases in the periphery of the chip region. The size of the coil is determined so that the rate of this decrease is 5 to 5% less than the magnetic field value H R0 at the center.
An efficient coil design is to make the coil as small as possible by about 10%. 5% from central magnetic field H R0
The value obtained by subtracting the allowable magnetic field reduction value △H R1 =
If H R0 -ΔH R is the standard in-plane rotating magnetic field value for driving the bubble element, the bias magnetic field operating range ΔH B shown in FIG. 1 is obtained. However, when the center of the coil deviates from the center of the chip and the chip protrudes from the chip area of the magnetic field distribution, the H R applied to the periphery of the chip rapidly decreases. As H R decreases, as is clear from FIG. 1, the operating bias magnetic field range around the chip also decreases.

このバブルメモリチツプが第2図Aの如く多数
のマイナーループで構成されているとチツプ周辺
部にあるマイナーループの動作バイアス磁場範囲
はHRの減少に伴なつて減少する。動作バイアス
磁場範囲が狭いマイナーループは、欠陥があるた
めに動作バイアス磁場範囲が小さいマイメナルー
プと同様に不良ループとなる。一般に多数のマイ
ナーループより構成されるバブルメモリチツプを
面内磁場コイルに組込んで製作されるバブルメモ
リモジユールでは、チツプとコイルの位置合せに
バラツキが生じるのは止むを得ない。従つてチツ
プ周辺に近いマイナーループが不良ループになる
確率は中央部のマイナーループのそれよりも大き
くなることが予想される。実際に、多数のバブル
メモリモジユールを製作評価した結果不良マイナ
ーループ発生の確率は、第2図Dに示す様にチツ
プ周辺部のマイナーループでは中央部の5倍程度
大きくなつていることが判明した。
When this bubble memory chip is composed of a large number of minor loops as shown in FIG. 2A, the operating bias magnetic field range of the minor loops around the chip decreases as H R decreases. A minor loop with a narrow operating bias magnetic field range is a defective loop, similar to a minor loop with a small operating bias magnetic field range due to a defect. Generally, in a bubble memory module manufactured by incorporating a bubble memory chip composed of a large number of minor loops into an in-plane magnetic field coil, it is unavoidable that variations occur in the alignment between the chip and the coil. Therefore, it is expected that the probability that a minor loop near the chip periphery will become a defective loop is greater than that of a minor loop in the center. In fact, as a result of manufacturing and evaluating a large number of bubble memory modules, it was found that the probability of a defective minor loop occurring is approximately five times greater in the minor loop at the periphery of the chip than at the center, as shown in Figure 2D. did.

前述の不良マイナーループ位置情報記憶用の冗
長ループは、通常は1チツプに1ループ乃至2ル
ープ程度しか設けられていず、これは他のマイナ
ーループでは代替が利かないループである。従つ
て冗長ループの歩留りがモジユールの歩留りに直
接影響する。冗長ループがチツプの周辺部に存在
する公知のバブルメモリを用いてモジユールを製
作する場合には、代替の利かない冗長ループの不
良率が極めて高く、このためモジユールの歩留り
が低下することになる。歩留り低下を避けるため
に、コイルの大きさを充分に大きくすればチツプ
周辺マイナーループの不良率が低下するが、コイ
ルサイズの大型化によりバブルメモリモジユール
駆動のため周辺回路が複雑になる欠点が生じる。
The aforementioned redundant loop for storing information on the position of a defective minor loop is usually provided on one chip with only one or two loops, and this is a loop that cannot be replaced by any other minor loop. Therefore, the yield of redundant loops directly affects the yield of modules. When a module is manufactured using a known bubble memory in which redundant loops are present at the periphery of a chip, the defective rate of the redundant loops that cannot be replaced is extremely high, resulting in a decrease in the yield of the module. In order to avoid a drop in yield, if the size of the coil is made sufficiently large, the defect rate of minor loops around the chip will be reduced, but the disadvantage of increasing the coil size is that the peripheral circuitry will become complicated due to the bubble memory module drive. arise.

本発明の目的はこの様な欠点を取り除き、バブ
ルメモリモジユール組立て歩留りを向上せしめる
メモリ構成を有する記憶素子を提供することにあ
る。
SUMMARY OF THE INVENTION An object of the present invention is to provide a memory element having a memory structure that eliminates these drawbacks and improves the assembly yield of bubble memory modules.

本発明の原理は、前述の冗長ループの如く他の
マイナーループでは代替の得られない重要な特殊
用途マイナーループを、面内磁場の急激に変化す
るチツプ周辺部に設けずに、コイルとチツプの中
心のずれに対し影響のないチツプ中央部分に設け
ることによりその不良率を低下せしめることにあ
る。
The principle of the present invention is that an important special-purpose minor loop that cannot be replaced by other minor loops, such as the redundant loop described above, is not provided in the periphery of the chip where the in-plane magnetic field changes rapidly. The object is to reduce the defective rate by providing it in the center of the chip where it is not affected by center deviation.

次に本発明の実施例を図面を用いて説明する。
第3図Aは本発明の第1の実施例を説明する図で
ある。バブル磁区を保持し得るバブル材料1上
に、例えば軟磁性パタン列よりなるバブル磁区情
報記憶転送用マイナーループ22が、夫々のマイ
ナーループを共通に結ぶメジヤーループ又はメジ
ヤーライン21,21′を設ける。冗長ループ2
3はマイナーループ群の中央部に設けられてい
る。本実施例では、バブル情報の読み出し転送速
度を大きくするためにマイナーループは2群に分
けられている。各群は夫々独立な検出器部へメジ
ヤーライン(又はループ)21を通じて導かれる
様になつている。冗長ループ23はこの2群の境
界、チツプ中央部に設けられる。この様にチツプ
を構成すると、冗長ループの不良率は、一般マイ
ナーループの不良率と等しくなり、バブルメモリ
モジユール組立工程でのHRコイルとチツプの位
置合せのバラツキによるモジユール組立ての歩留
り低下が防げる。又コイルの大きさも可能な限り
小さくすることが容易となる。
Next, embodiments of the present invention will be described using the drawings.
FIG. 3A is a diagram illustrating a first embodiment of the present invention. On the bubble material 1 capable of holding bubble magnetic domains, minor loops 22 for storing and transferring bubble magnetic domain information made of, for example, a soft magnetic pattern array are provided with major loops or major lines 21, 21' that connect the respective minor loops in common. redundant loop 2
3 is provided at the center of the minor loop group. In this embodiment, the minor loops are divided into two groups in order to increase the reading transfer speed of bubble information. Each group is led through a measure line (or loop) 21 to an independent detector section. A redundant loop 23 is provided at the boundary between these two groups, at the center of the chip. When the chip is configured in this way, the defective rate of the redundant loop becomes equal to the defective rate of the general minor loop, and the drop in module assembly yield due to variations in the alignment of the H R coil and the chip during the bubble memory module assembly process is reduced. It can be prevented. Moreover, it becomes easy to make the size of the coil as small as possible.

第3図Bは本発明の第2の実施例を示す。本実
施例ではマイナーループ22の群分けが前実施例
と異つていて、2つのメジヤーライン又はメジヤ
ーループ21がマイナーループ群を隔てて平行に
設けられている。冗長ループ23は丁度チツプの
中央になる位置にある。或いは、23′で示す位
置に冗長ループを設けても良い。何故なら23′
の位置は、メジヤーラインに接つたバブル磁区検
出器や、各種機能部駆動用電流端子24が存在す
るため、チツプ周辺よりも充分に中央寄りであ
る。従つてHRコイルの位置のバラツキによるマ
イナーループ不良率は、他端にある一般マイナー
ループのそれよりも充分小さく、モジユール組立
の歩留り低下の原因とはならない。
FIG. 3B shows a second embodiment of the invention. In this embodiment, the grouping of the minor loops 22 is different from the previous embodiment, and two major lines or major loops 21 are provided in parallel with the minor loop group separated. The redundant loop 23 is located exactly in the center of the chip. Alternatively, a redundant loop may be provided at the position indicated by 23'. Because 23'
The position is sufficiently closer to the center than the periphery of the chip because there are a bubble magnetic domain detector connected to the major line and current terminals 24 for driving various functional parts. Therefore, the minor loop failure rate due to variations in the position of the H R coil is sufficiently smaller than that of the general minor loop at the other end, and does not cause a decrease in the yield of module assembly.

第3図Cは本発明の第3の実施例を示してい
る。マイナーループの群分けは第2の実施例と同
じである。本実施例に於いては冗長ループ23は
マイナーループ22の長手方向と直角、即ちメジ
ヤーライン(又はメジヤーループ)21に平行に
チツプ中央に近いメジヤーラインに沿つて設けら
れている。
FIG. 3C shows a third embodiment of the invention. The grouping of minor loops is the same as in the second embodiment. In this embodiment, the redundant loop 23 is provided at right angles to the longitudinal direction of the minor loop 22, that is, parallel to the major line (or major loop) 21, and along the major line near the center of the chip.

以上に述べた様に、本発明は、多数の一般マイ
ナーループと代替し得ない特殊な用途をもつ少数
のマイナーループをバブルチツプの中央部に設け
ることにより、その特殊用途ループの不良率を、
モジユール組立ての段階で公知の構成のものに比
べて低下させる。従つてバブルメモリモジユール
組立て歩留りを向上させることが出来る。本発明
の実施例においては、この特殊用途ループとし
て、不良マイナーループ位置情報を記憶する冗長
ループ位置について述べてきたが、その他、マイ
ナーループ内の情報の先頭ビツト位置情報を記憶
するためのバブル位置カウンターループであつて
も同様である。更に、実施例においては、この特
殊用途ループの数が1本の場合について説明して
きたが、特殊用途ループ数が全マイナーループ数
の10%以内であればその設ける位置をチツプ中央
部に集中することでモジユール組立ての歩留り向
上を同様に大きく期待出来ることは明白である。
As described above, the present invention provides a small number of minor loops with special uses that cannot be replaced with many general minor loops in the center of a bubble chip, thereby reducing the failure rate of the special purpose loops.
The module assembly stage is reduced compared to known configurations. Therefore, the bubble memory module assembly yield can be improved. In the embodiments of the present invention, the redundant loop position for storing defective minor loop position information has been described as this special purpose loop. The same applies to counter loops. Furthermore, in the embodiment, the case where the number of special purpose loops is one has been explained, but if the number of special purpose loops is within 10% of the total number of minor loops, the positions to be provided are concentrated in the center of the chip. It is clear that this can also be expected to greatly improve the yield of module assembly.

これまでの説明ではフイールド・アクセス型の
磁気バブルメモリ素子の場合を例にして述べてき
た。しかし一般に多数のシフトレジスターより構
成される非破壊記憶素子においても、モジユール
組立て段階でチツプをウエハーより切り出した
り、又外部との電気的接続のための加工工程によ
り、チツプ周辺に欠陥を生じさせる確率は、中央
部に欠陥を生じさせる確率よりも大きい。したが
つて重要な特殊用途シフトレジスターをチツプの
中央部に設けることは、この記憶素子モジユール
製作歩留の向上を与えることは、前述の検討と同
様である。
In the explanation so far, the case of a field access type magnetic bubble memory element has been described as an example. However, even in non-destructive memory devices that generally consist of a large number of shift registers, there is a high probability that defects will occur around the chip due to the cutting of the chip from the wafer during the module assembly stage and the processing process for electrical connection with the outside. is greater than the probability of causing a defect in the center. Therefore, providing the important special purpose shift register in the center of the chip improves the manufacturing yield of this memory element module, as discussed above.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はバブルメモリの一般的動作特性を示す
図で、横軸HRは面内回転磁場強度、縦軸HBはバ
イアス静磁強度を示す。第2図は本発明の原理を
説明を示す図で、Aはバブルメモリチツプ構成を
示す斜視図で、1はバブル材料、21はメジヤー
ループ又はメジヤーライン、22は複数のマイナ
ーループを表わし、Bはバブルメモリモジユール
の面内磁場印加部分を示す斜視図で、3はチツプ
固定基板、4は磁場発生コイルを表わし、Cはバ
ブルモジユール内で、バブルチツプに印加する面
内磁場の分布を示す図で、DはAで示されるバブ
ルチツプ内のマイナーループ位置に対するマイナ
ーループ不良率を示す図である。第3図A〜Cは
本発明の第1〜第3の実施例に対応するバブルメ
モリチツプ構成を示す斜視図で1はバブル材料、
21,21′はメジヤーループ、22はマイナー
ループ、23,23′は特殊用途マイナーループ
を表わす。
FIG. 1 is a diagram showing general operating characteristics of a bubble memory, in which the horizontal axis H R represents the in-plane rotating magnetic field strength, and the vertical axis H B represents the bias magnetostatic strength. FIG. 2 is a diagram illustrating the principle of the present invention, in which A is a perspective view showing the structure of a bubble memory chip, 1 is a bubble material, 21 is a major loop or major line, 22 is a plurality of minor loops, and B is a bubble memory chip. 3 is a perspective view showing the in-plane magnetic field application part of the memory module, 3 is a chip fixing substrate, 4 is a magnetic field generating coil, and C is a diagram showing the distribution of the in-plane magnetic field applied to the bubble chip within the bubble module. , D is a diagram showing the minor loop failure rate with respect to the minor loop position in the bubble chip indicated by A. 3A to 3C are perspective views showing the structure of bubble memory chips corresponding to the first to third embodiments of the present invention, in which 1 is a bubble material;
21 and 21' represent a major loop, 22 a minor loop, and 23 and 23' a special purpose minor loop.

Claims (1)

【特許請求の範囲】[Claims] 1 駆動用磁界発生コイルがその周辺に設けられ
た情報を記憶出来る材料チツプと、該チツプ上に
構成された情報記憶用の多数の一般シフトレジス
ターと、シフトレジスター間に共通な他の情報転
送路と、一般シフトレジスターと用法の異なる少
数の特殊用途シフトレジスターを有する非破壊記
憶素子において、該特殊用途シフトレジスターが
一般シフトレジスターの最もチツプ周辺に近いレ
ジスターに比べて、チツプの中央に近く存在する
ことにより、該レジスターを前記磁界発生コイル
の中央近くに配置することを特徴とする記憶素
子。
1 A material chip capable of storing information around which a driving magnetic field generating coil is provided, a large number of general shift registers for storing information configured on the chip, and other information transfer paths common between the shift registers. In a nondestructive memory element having a small number of special-purpose shift registers that are used differently from general shift registers, the special-purpose shift register is located closer to the center of the chip than the register closest to the periphery of the chip among the general shift registers. A memory element characterized in that the register is arranged near the center of the magnetic field generating coil.
JP9461679A 1979-07-25 1979-07-25 Memory element Granted JPS5619581A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9461679A JPS5619581A (en) 1979-07-25 1979-07-25 Memory element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9461679A JPS5619581A (en) 1979-07-25 1979-07-25 Memory element

Publications (2)

Publication Number Publication Date
JPS5619581A JPS5619581A (en) 1981-02-24
JPS6215951B2 true JPS6215951B2 (en) 1987-04-09

Family

ID=14115175

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9461679A Granted JPS5619581A (en) 1979-07-25 1979-07-25 Memory element

Country Status (1)

Country Link
JP (1) JPS5619581A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0350458U (en) * 1989-09-20 1991-05-16

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5182531A (en) * 1974-12-27 1976-07-20 Nippon Electric Co
JPS524744A (en) * 1975-07-01 1977-01-14 Fujitsu Ltd Magnetic bubble device
JPS53108735A (en) * 1977-02-11 1978-09-21 Texas Instruments Inc Magnetic domain unit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5182531A (en) * 1974-12-27 1976-07-20 Nippon Electric Co
JPS524744A (en) * 1975-07-01 1977-01-14 Fujitsu Ltd Magnetic bubble device
JPS53108735A (en) * 1977-02-11 1978-09-21 Texas Instruments Inc Magnetic domain unit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0350458U (en) * 1989-09-20 1991-05-16

Also Published As

Publication number Publication date
JPS5619581A (en) 1981-02-24

Similar Documents

Publication Publication Date Title
KR100448428B1 (en) Magnetic memory device and magnetic substrate
US3654610A (en) Use of faulty storage circuits by position coding
US6970314B2 (en) Multiple section read/write head for high track density, flexible media storage applications
EP0249356A1 (en) Data card with inductive signal transfer device
EP0324005B1 (en) Solenoidal thin film read/write head for computer mass storage device and method of making same
US3909810A (en) Bubble memory minor loop redundancy scheme
JP2018156978A (en) Screening method of magnetic storage device, screening device thereof, and manufacturing method of magnetic storage device
JPS6215951B2 (en)
US3466632A (en) Associative memory device
JPS6138549B2 (en)
Baker A review of magnetic bubble memories and their applications
EP0685849B1 (en) Storage device
US4187554A (en) Fault tolerant bubble memory with redundancy using a stationary register on a single chip
JP4063035B2 (en) Magnetic storage device using ferromagnetic tunnel junction element
US4346454A (en) Bubble memory with on chip error map storage on permalloy disk elements
US4333162A (en) Bubble memory with conductor programmable transparent error map
US4096580A (en) Multiple redundancy loop bubble domain memory
US4689769A (en) Magnetic bubble memory
US3444531A (en) Chain store magnetic memory array
JPS6117068B2 (en)
JPS6386109A (en) Magnetic head device for magnetic disk device
US3500358A (en) Digit line selection matrix
JPS6020239Y2 (en) bubble memory chip
JPH01199390A (en) Storage device
JPS61184782A (en) magnetic bubble memory