JPS62133478A - アクテイブマトリツクス形表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 スキャンバスライン、データバスライン、表示電極、ス
イッチング素子などが、二枚のガラス基板上にパターン
形成されており、その間に表示媒体を保持する表示装置
において、スキャンバスラインとデータバスラインとを
別個のガラ、ス基板上に設けることより製造歩留りと駆
動面積率を向上した表示装置。

〔産業上の利用分野〕

本発明はデータ入力用のパスラインとラインアドレス用
のスキャンバスラインとを対向する二枚のガラス基板に
別々に設けた構造をとるアクティブマトリックス形表示
装置に関する。

アクティブマトリックス形表示装置は単純マド。リック
ス形表示装置と共に情報処理装置の端末として使用され
ており、表示媒体としては液晶が使用されている。

ここで両者の特性を比較するとアクティブマトリックス
形は多数ある画素をそれぞれ独立に駆動させることがで
き、そのため表示容量の増大に伴ってライン数が増加し
ても単純マトリックスのように駆動のデユーティ比が低
下し、コントラストの低下や視野角の減少をきたすなど
の問題が生じない。

然し、各画素ごとにスイッチング素子を備えるためにコ
ストが高くなり易く、また総てのスイッチング素子が良
品でなければならぬことから製造歩留りに問題があり、
パネルの大きさがこの点から製材されると云う問題があ
る。

本発明はか＼るアクティブマトリックス形表示装置につ
いて製造歩留りを向上する回路構成に関するものである
。

〔従来の技術〕

第２図はアクティブマトリックス形表示装置を構成する
パネルについて従来の等価回路を示すもので、各画素１
ごとにスイッチング素子（薄膜トランジスタ以下略して
ＴＰＴ）　２が設けられており、その一端は画素１を構
成する液晶素子３に回路接続されている。

すなわち、スキャンバスライン４とデータバスライン５
とは直角に交叉するように同一基板上に形成されており
、スキャンバスライン４は各画素１のＴＮＴ　２のゲー
ト電極６に、またデータバスライン５は各ＴＦＴ　２の
ドレイン電極７に回路接続されている。

またＴＩ？Ｔ　２のソース電極８は液晶素子３の表示電
極に回路接続されており、表示電極に対向する透明電極
は共通に接続されて接地されている。

か＼る従来のパネルの駆動方法としてはパネルに多数設
けられているスキャンバスライン４をパルス幅が３０〜
６０μＳｅＣの短いパルスで順次ラインアドレスを行っ
ている状態で、データバスライン５より信号パルスを加
え、アドレスパルスに同期した表示信号を各液晶セルに
印加することによって液晶表示が行われている。

すなわちＴＦＴ　２がＯＮとなることにより液晶素子３
の表示電極と透明電極との間に充電が行われ、これによ
り生じた電位差により液晶素子３はＯＮ状態となり、Ｔ
ＦＴ　２がＯＦＦになった後も、充電電荷がそのまま維
持されるために液晶素子３はＯＮ状態が続き、次に再び
ラインアドレスされてＴＦＴ　２がＯＮになった際にリ
フレッシュが行われる。

このようにして液晶表示が行われているが、スキャンバ
スライン４とデータバスライン５は同一のガラス基板上
に形成されており、互いに交叉する構造となっているた
めに製造に当たってどちらかのパスラインに断線の発生
する確率が高く、また両者の間に短絡或いは絶縁不良が
起こり易く、更に表示電極面積の画素面積に対する比率
を表す駆動面積率が高くとれないことなどが問題となっ
ている。

〔発明が解決しようとする問題点〕

以上記したように表示装置においてマトリックス状に形
成されているスキャンバスラインとデータバスラインが
同一のガラス基板上に形成されているためにどちらかの
パスラインに断線が発生する確率が高く、また交叉位置
で絶縁不良が発生し易く、更に二種類のパスラインがパ
ターン形成されているために駆動面積率が高くできない
ことが問題である。

〔問題点を解決するための手段〕

上記の問題は第１のガラス基板上にスキャンバスライン
と画素の表示電極に繋がるスイッチング素子と接地パス
ラインとがあり、ストライプ状の透明導電膜からなるデ
ータバスラインを備えた第２のガラス基板とにより表示
媒体が挟持される構造をとることを特徴とするアクティ
ブマトリックス形表示装置により解決することができる
。

〔作用〕

本発明は画素を構成するＴＦＴ　２と液晶素子３の配列
を変えることにより、スキャンバスライン４とデータバ
スライン５とを別々の基板上にパターン形成するように
したものである。

すなわち、本発明は第１図に等価回路を、また第３図に
斜視図を示すように、スキャンバスライン４が形成され
る第１のガラス基板上にＴＦＴ　２と液晶素子３の表示
電極ｌＯを設けると共にＴＰＴ　２のソース電極８に繋
がる共通接地９を接地パスライン１１として形成してい
る。

また、対向する第２のガラス基板にはストライプ状の透
明電極１２をパターン形成し、データバスライン５に回
路接続する構成をとる。

このようにするとスキャンバスライン４とデータバスラ
イン５とは別のガラス基板上に形成されるので絶縁不良
や短絡のような不良発生は無くなり、また駆動面積率を
向上させることができ、更にそれぞれのパスラインにつ
いて断線検査を行い断線のない基板だけを組み合わせる
ことにより製造歩留りを向上させることができる。

一方、本発明に係るパネルにおいては接地パスライン１
１を設ける必要があり、この際に場合によっては接地パ
スライン１１とスキャンバスライン４との交叉が生じる
。

第４図はかかる場合の接地パスライン１１を模式的に示
すもので、共通端子１３から取ら出される構成をとる。

ここで接地パスライン１１は各画素１を形成するＴＰＴ
　２のゲート電極６に回路接続するスキャンバスライン
４と交叉するが、この交叉個所は従来構造においてスキ
ャンバスライン４とデータバスライン５の交叉数と較べ
ると蟲かに少なく、また板金短絡あるいは絶縁不良が発
生してもその個所の接地パスライン１１を不良個所の前
後で切断し、隔離することにより修復することができる
。

また接地パスライン１１とスキャンバスライン４とを交
叉することなく形成するには第５図に示すようにスキャ
ンバスライン４を迂回して蛇行状に形成すればよい。

更に付は加えれば、スイッチング素子を形成する基板と
してシリコンウェハ等の半導体基板を用いる場合には基
板自体を接地用電極として用いることができるため接地
パスライン１１を設ける必要はない。

次に第７図は本発明に係る駆動回路の波形図であって、
第１図の等価回路に対応している。

すなわち共通接地９を繋ぐ接地パスライン１１の電位は
０■に保たれており、一方データパスライン５にはアド
レスのタイミングで＋Ｖａと−Ｖａのデータ電圧Ｖｄａ
ｔａが極性を交互に変えて印加される。

またスキャンバスラインには負のデータ時にもＯＦＦ状
態が保たれるように非アドレス時にはＶｇ−の負電圧に
保たれ、アドレス時にはＶｇ＋が印加される。

ここで電圧Ｖ　ｐａｄは表示電極１０に掛かる電圧を示
すもので、アドレス時にはＯＮ状態のＴＦＴ　２を通っ
て充放電が行われてＯｖに戻るが、スキャンバスライン
４の電位がＶｇ−となりＴＰＴ　２がＯＦＦ状態となっ
た後、データバスライン５の電位が＋ＶａからＯに変化
し、これと共に液晶素子３の容量を介してデータバスラ
イン５と結合しているＶｐａｄはＯｖから−Ｖａに変化
し、次のアドレス時までこのまま維持され、次のアドレ
ス時に＋Ｖａに変化する。

一方、ＶＬｃは液晶素子３に掛かる電圧であってＶｄａ
ｔａ　−Ｖｐａｄの値であり、同図（Ｅ）に示すように
＋Ｖａ、−Ｖａと変化して液晶表示が行われる。

〔実施例〕

本発明の従来の構成と異なるところは第３図と第４図に
示すようにデータバスライン５が透明電極１２と共に第
２のガラス基板上に設けられること＼、スキャンバスラ
イン４．　ＴＰＴ　２および表示電極１０が設けられて
いる第１のガラス基板上に新たに接地パスライン１１を
設ける点である。

それ故に大部分の工程は従来と違はない。

ただ、スキャンバスライン４と接地パスラインとの交叉
が新たに生ずる場合がある。

そこで、交叉位置での絶縁法と絶縁不良あるいは短絡が
生じた場合の対策について実施例を示すと次のようにな
る。

第４図に示す画素１の大きさを２００μｍ角にとり、そ
の間に幅２０μｍの接地パスライン１１を這わせて共通
端子１２より外部に取りだす。

ここでスキャンバスライン４とは複数個所（この図の場
合は６個所）で交叉している。

この絶縁は第１のガラス基板上に形成されるＴＦＴ２の
形成と同時に行われる。

第８図はスキャンバスライン４と交叉する接地パスライ
ン１１の形成法を示す断面図である。

すなわちクローム（Ｃｒ）よりなるスキャンバスライン
４の上に化学気相成長法（ＣＶＤ法）により窒化シリコ
ン（Ｓｉ３Ｎｍ）層１４を約３０００人の厚さに形成し
て絶縁し、この上に同様にＣＶＤ法によりアモルファス
シリコン（略してａ　−５ｉ）層１５を約１０００人の
厚さに形成した後、導体層としてｎ”ａ−５ｉ層１６と
１１層１７を形成し、これを写真食刻法によりパターン
形成して接地パスライン１１がパターン形成される。

次に第６図はスキャンバスライン４と接地パスライン１
１との交叉部で短絡或いは絶縁不良が生じた場合の対策
を示すもので、不良個所の前後の接地パスライン１１を
破線で示すようにレーザカットなどの方法で切断すれば
よい。

このようにして接地パスラインは梯子形に設けられてい
るため、ライン欠陥となることはなく、また近傍のＴＦ
Ｔ　２の特性に影響を及ぼすこともない。

〔発明の効果〕

本発明は従来のパネル構成においてはスキャンバスライ
ン４とデータバスライン５とが同一基板上に交叉して設
けられているために不良発生率が積の形で効き、そのた
め製造歩留りを低下させていたが、本発明の実施により
解消でき、またスキャンバスラインと接地パスラインと
の間に絶縁不良を生じても容易に回復させることができ
る。

以上のことから本発明の実施により製造歩留りが大幅に
改良され、コスト低減が可能となる。

【図面の簡単な説明】

第１図は本発明に係るパネルの等価回路、第２図は従来
のパネルの等価回路、 第３図は本発明を適用したパネルの斜視図、第４図は本
発明に係る接地パスラインを示す平面図、 第５図は本発明に係る別の接地パスラインを示す平面図
、 第６図は接地パスラインの不良部切り離しを説明する平
面図、 第７図（Ａ）〜（Ｅ）は本発明に係る駆動回路の波形図
、 第８図はスキャンバスラインと交叉する接地パスライン
の形成法を示す断面図、 である。 図において、 ｌは画素、　　　　　　　　２はＴＰＴ、３は液晶素子
、 ４はスキャンバスライン、 ５はデータバスライン、 ６はゲート電極、　　　　　７はドレイン電極、８はソ
ース電極、　　　　９は共通接地、ｌＯは表示電極、　
　　　　１１は接地パスライン、１２は透明電極、 である。

Claims (1)

【特許請求の範囲】
1. 複数のスキャンバスラインとデータバスラインとが直角
   に交叉して区画される方形の領域に画素のスイッチング
   素子と表示電極とがパターン形成されており、対向する
   透明電極との間に表示媒体が挟持される構造をとる表示
   装置において、第１のガラス基板上にスキャンバスライ
   ンと画素の表示電極に繋がるスイッチング素子があり、
   ストライプ状の透明導電膜からなるデータバスラインを
   備えた第２のガラス基板とにより表示媒体が挟持される
   構造をとることを特徴とするアクティブマトリックス形
   表示装置。