JPS61193128A - マトリクス型表示装置 - Google Patents
マトリクス型表示装置Info
- Publication number
- JPS61193128A JPS61193128A JP60033787A JP3378785A JPS61193128A JP S61193128 A JPS61193128 A JP S61193128A JP 60033787 A JP60033787 A JP 60033787A JP 3378785 A JP3378785 A JP 3378785A JP S61193128 A JPS61193128 A JP S61193128A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gate
- matrix type
- gate line
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136259—Repairing; Defects
- G02F1/136268—Switch defects
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
- G02F1/13629—Multilayer wirings
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Liquid Crystal (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はマトリクス型表示装置を構成するマトリクス
型アレー基板の構造及び構成材料の改良に関するもので
ある。
型アレー基板の構造及び構成材料の改良に関するもので
ある。
［従来の技術］
まず第３図及び第４図によりマトリクス型液晶表示装置
の構成を説明する。第３図はマトリクス型アレー基板の
一表示画素を示す構成図、第４図はマトリクス型液晶表
示装置を示す部分断面図である。マトリクス型液晶表示
装置（１２）＃−を複数個のゲ’−）１！（１）、及び
このゲート線に交又する複数個めンースＩＩＡ （２）
とを備え、その交点に例えばＴＦＴ等のスイッチ機能を
有する能動素子（４）が形成され、そのドレイン電極（
３）Ｋ表示電極（５）が接続された構造のＴＦ’Ｔア゛
レー（７）を形成したマトリクス梨ＴＦＴアレー基板（
３）と、これと対向する側に透明導電膜電極（１１）、
及び赤、緑、青等のカラーフィルター（９）を有する対
向基板（１０）、及びこの両基板（８）、 （１０）の
間に表示材料、ここでは液晶（６）が挾持された構造と
なっている。
の構成を説明する。第３図はマトリクス型アレー基板の
一表示画素を示す構成図、第４図はマトリクス型液晶表
示装置を示す部分断面図である。マトリクス型液晶表示
装置（１２）＃−を複数個のゲ’−）１！（１）、及び
このゲート線に交又する複数個めンースＩＩＡ （２）
とを備え、その交点に例えばＴＦＴ等のスイッチ機能を
有する能動素子（４）が形成され、そのドレイン電極（
３）Ｋ表示電極（５）が接続された構造のＴＦ’Ｔア゛
レー（７）を形成したマトリクス梨ＴＦＴアレー基板（
３）と、これと対向する側に透明導電膜電極（１１）、
及び赤、緑、青等のカラーフィルター（９）を有する対
向基板（１０）、及びこの両基板（８）、 （１０）の
間に表示材料、ここでは液晶（６）が挾持された構造と
なっている。
第５図は従来のマトリクス型アレー基板の一表示画素を
示す部分平面図であり、第６図は第５図の籠−が線に沿
った断面図を示したものである。
示す部分平面図であり、第６図は第５図の籠−が線に沿
った断面図を示したものである。
図において、（１）はガラス等よりなる基板の表面に、
例えばスパッター法等で成膜したＣｒ等よりなるゲート
線、（１３）はこのゲート線山上に、例えばプラズマＣ
ＶＤ法等で成膜した８ｉＮ等よりなるゲート絶縁膜、（
１４）はこのゲート絶縁膜（１３）の成膜後、プラズマ
ＣＶＤ法等で連続成膜した例えばアモルファス８１等の
半導体、（２）及び（３）は各々この半導体（１４）上
に、刈えばスパッター法等で成膜したＡＺ等よりなるソ
ース線、及びドレイン電極、（１５）は例えばプラズマ
ＣＶＤ法等で成膜したＳＩＮ等よりなる保護膜、（１５
） Ｉ／ｉ例えば蒸ｆ法等で成膜した工Ｔ Ｏ（Ｉｎｄ
ｉｕｍ−Ｔｉｎ−Ｏｘｉｄｅ）等の透明表示電極である
。
例えばスパッター法等で成膜したＣｒ等よりなるゲート
線、（１３）はこのゲート線山上に、例えばプラズマＣ
ＶＤ法等で成膜した８ｉＮ等よりなるゲート絶縁膜、（
１４）はこのゲート絶縁膜（１３）の成膜後、プラズマ
ＣＶＤ法等で連続成膜した例えばアモルファス８１等の
半導体、（２）及び（３）は各々この半導体（１４）上
に、刈えばスパッター法等で成膜したＡＺ等よりなるソ
ース線、及びドレイン電極、（１５）は例えばプラズマ
ＣＶＤ法等で成膜したＳＩＮ等よりなる保護膜、（１５
） Ｉ／ｉ例えば蒸ｆ法等で成膜した工Ｔ Ｏ（Ｉｎｄ
ｉｕｍ−Ｔｉｎ−Ｏｘｉｄｅ）等の透明表示電極である
。
従来のＴｌｉ’Ｔアレー（７）は丘記のように構成され
、との−表示画素ごとに設けられたＴ Ｐ Ｔ （４）
をスイッチングすることによって、表示画素の選択を行
う。例えば書き込み時には一つの行のゲート線（１）に
電位をかけ、この行のＴＥ”Ｔを導通状悪にする。この
とき、ソース線（２）から対応する画素の状像信号電圧
を供給すれば、映像信号電圧はＴＰＴを通って表示電極
（５）に伝わり、液晶（６）を駆動する。
、との−表示画素ごとに設けられたＴ Ｐ Ｔ （４）
をスイッチングすることによって、表示画素の選択を行
う。例えば書き込み時には一つの行のゲート線（１）に
電位をかけ、この行のＴＥ”Ｔを導通状悪にする。この
とき、ソース線（２）から対応する画素の状像信号電圧
を供給すれば、映像信号電圧はＴＰＴを通って表示電極
（５）に伝わり、液晶（６）を駆動する。
この行の優き込みが終わり次の行に移ると、この行のＴ
Ｅ”ＴｔＩｉ非導通状態になるが、映像信号電圧は、液
晶（６）とこれを挾む表示電極（５）と透１１５１１辱
電膜電櫃（１１）で構成するコンデンサに保持され、新
しい映像信号電圧を書き込むまで液晶を駆動し続ける。
Ｅ”ＴｔＩｉ非導通状態になるが、映像信号電圧は、液
晶（６）とこれを挾む表示電極（５）と透１１５１１辱
電膜電櫃（１１）で構成するコンデンサに保持され、新
しい映像信号電圧を書き込むまで液晶を駆動し続ける。
ところでマトリクス型液晶表示装置にもちいるＴＰＴア
レーに要求される特性として、’Ｉ’ＦＴのｏｒｒ時の
ドレイン電流（工ａｓ（Ｏｊ”Ｆ））とＯＮ時の電流（
工ｏａ（ｏｎ））との比をより５（ＯＮ）／より５（Ｏ
ｆ”Ｆ）が１０３以上必要である。従来のゲート電極材
料としてＡＩをもちいたでＦＴアレー（７）では、Ａｒ
の導電率が高いためにマトリクス配線の両端で電圧降下
がほとんどなく、ＴｉＰ’ｌ’の低電圧駆動がＥＴ能で
あるが、他方ヒロック等に伴なうゲート電極とソース電
極間の短絡等で、上記Ｔｌｉ’Ｔ特性が得られず、かつ
極めて歩留りが悪いという問題点があった。またゲート
電極材料としてＣｒをもちいたＴＦＴアレイでは、ゲー
ト電極とソース電極間の短絡等は発生しないが、Ｏｒの
比抵抗が！’ｌＵ″０・菌とＡｔＫ比べ２〜３ケタも高
いため直列抵抗が大きく、マトリクス配線の咽部で電圧
降下が太き（、’Ｉ’ｌｉ’Ｔの正常な駆動ができない
ばかりか、必然的に大型のＴＰＴの駆動を困難にすると
いう問題点があった。
レーに要求される特性として、’Ｉ’ＦＴのｏｒｒ時の
ドレイン電流（工ａｓ（Ｏｊ”Ｆ））とＯＮ時の電流（
工ｏａ（ｏｎ））との比をより５（ＯＮ）／より５（Ｏ
ｆ”Ｆ）が１０３以上必要である。従来のゲート電極材
料としてＡＩをもちいたでＦＴアレー（７）では、Ａｒ
の導電率が高いためにマトリクス配線の両端で電圧降下
がほとんどなく、ＴｉＰ’ｌ’の低電圧駆動がＥＴ能で
あるが、他方ヒロック等に伴なうゲート電極とソース電
極間の短絡等で、上記Ｔｌｉ’Ｔ特性が得られず、かつ
極めて歩留りが悪いという問題点があった。またゲート
電極材料としてＣｒをもちいたＴＦＴアレイでは、ゲー
ト電極とソース電極間の短絡等は発生しないが、Ｏｒの
比抵抗が！’ｌＵ″０・菌とＡｔＫ比べ２〜３ケタも高
いため直列抵抗が大きく、マトリクス配線の咽部で電圧
降下が太き（、’Ｉ’ｌｉ’Ｔの正常な駆動ができない
ばかりか、必然的に大型のＴＰＴの駆動を困難にすると
いう問題点があった。
この発明は上記のような問題点を解消するため罠なされ
たもので、マトリクス型液晶表示装置等にもちいるマト
リクス型アレーにおいてゲート電極のヒロック等を抑制
できるとともに、直列抵抗が小さく、低電圧駆動ができ
、高い＄−留りで、高鮮明な大画面表示を可能とするマ
トリクス型表示装置を得ることを目的とする。
たもので、マトリクス型液晶表示装置等にもちいるマト
リクス型アレーにおいてゲート電極のヒロック等を抑制
できるとともに、直列抵抗が小さく、低電圧駆動ができ
、高い＄−留りで、高鮮明な大画面表示を可能とするマ
トリクス型表示装置を得ることを目的とする。
この発明に係るマトリクス型表示装置のゲート線はＡｒ
系材料からなる層上〇ｒ系材料からなる層とを含み、ゲ
ート線のゲート絶縁層側をＣｒ系材料からなる層で形成
したものである。
系材料からなる層上〇ｒ系材料からなる層とを含み、ゲ
ート線のゲート絶縁層側をＣｒ系材料からなる層で形成
したものである。
この発明におけるゲート線は、Ａｒ系材料からなる層上
ＫＣｒ系材料からなる層をかぶせてＡＩ等のヒロック等
を抑制し、ゲート電極とンース電極との短絡を防止する
。また、ゲート線（１）をＣｒ系材料のみで形成せず高
導電率材のＡｒ系材料も併用するためゲート線の直列抵
抗を小さくすることができる。
ＫＣｒ系材料からなる層をかぶせてＡＩ等のヒロック等
を抑制し、ゲート電極とンース電極との短絡を防止する
。また、ゲート線（１）をＣｒ系材料のみで形成せず高
導電率材のＡｒ系材料も併用するためゲート線の直列抵
抗を小さくすることができる。
以下、この発明の一実施例を第１図、第２図により説明
する。第１図はこの発明の一実施例に係るマトリクス型
アレー基板の一表示画素を示す部分平面図であり、第２
図は第１図の■−［１線に沿った断面図を示したもので
ある。図において、（１）はガラス等よりなる基板の表
面に％例えばスパッター法等でまずＡｒ系材料よりなる
層（ｌａ） （ここでは１１層）を成膜し、連続的にそ
の上部にＣｒ系材料よりなる層（ｌｂ） （ここでｆｄ
Ｃｒ層）を成膜してなるゲート線、（１３）はこのゲ
ート線（１）上に、例えばプラズマＣＶＤ法等で成膜し
たＳｉＮ等よりなるゲート絶縁膜、 （１４）ｒｉこ
のゲート絶縁膜（１３）の成膜後、プラズマＣＶＤ法等
で連続成膜した例えばアモルファス８１等の半導体、（
２）及び（３）はこの半導体（１４）上に、例えばスパ
ッター法等で成形したＡｔ等よりなるそれぞれソース線
、及びドレイン？４極、（１５）は例えばプラズマＣＶ
Ｄ法等で成膜したＳｉＮ等よりなる保護膜、（５）は例
えば蒸着法等で成膜したＩＴＯ等の透明表示電極である
。
する。第１図はこの発明の一実施例に係るマトリクス型
アレー基板の一表示画素を示す部分平面図であり、第２
図は第１図の■−［１線に沿った断面図を示したもので
ある。図において、（１）はガラス等よりなる基板の表
面に％例えばスパッター法等でまずＡｒ系材料よりなる
層（ｌａ） （ここでは１１層）を成膜し、連続的にそ
の上部にＣｒ系材料よりなる層（ｌｂ） （ここでｆｄ
Ｃｒ層）を成膜してなるゲート線、（１３）はこのゲ
ート線（１）上に、例えばプラズマＣＶＤ法等で成膜し
たＳｉＮ等よりなるゲート絶縁膜、 （１４）ｒｉこ
のゲート絶縁膜（１３）の成膜後、プラズマＣＶＤ法等
で連続成膜した例えばアモルファス８１等の半導体、（
２）及び（３）はこの半導体（１４）上に、例えばスパ
ッター法等で成形したＡｔ等よりなるそれぞれソース線
、及びドレイン？４極、（１５）は例えばプラズマＣＶ
Ｄ法等で成膜したＳｉＮ等よりなる保護膜、（５）は例
えば蒸着法等で成膜したＩＴＯ等の透明表示電極である
。
上記のように構成さ′れたマトリクス型液晶表示装置等
にもちいるマトリクス型ＴＦＴアレー（７）においては
、ゲート線（１）としてＡｌ上にＣｒをかふせることに
より、ＡＺのヒロツク等の成長を抑制し、ゲート電極と
ソース電極間の短絡を防止して製造歩留りを向上させる
ことになる。さらに、高導電率材のＡＩを併用している
ことで直列抵抗を小さくでき、マトリクス配線の端部で
の電圧降下が極めて小さいためにマトリクス型ＴＰＴア
レー全面にわたって良好な表示Ｉ像を、低電圧駆動によ
り得ることができる。
にもちいるマトリクス型ＴＦＴアレー（７）においては
、ゲート線（１）としてＡｌ上にＣｒをかふせることに
より、ＡＺのヒロツク等の成長を抑制し、ゲート電極と
ソース電極間の短絡を防止して製造歩留りを向上させる
ことになる。さらに、高導電率材のＡＩを併用している
ことで直列抵抗を小さくでき、マトリクス配線の端部で
の電圧降下が極めて小さいためにマトリクス型ＴＰＴア
レー全面にわたって良好な表示Ｉ像を、低電圧駆動によ
り得ることができる。
なお、上記実施例ではマトリクス梨ＴＦＴアレー（７）
のダート線（１）の構成として、Ａｌ上にＣｒｆかふせ
ることにより、ＡｊとＣｒそれぞれの長所のみを引き出
しているか、さらにＡ１層下に０１層を成膜した三層構
造とすることにより、？Ｅ’Ｔアレー基板（８）とゲー
ト線（１）の密着性を高めるとともに、同様の作用も期
待できる。
のダート線（１）の構成として、Ａｌ上にＣｒｆかふせ
ることにより、ＡｊとＣｒそれぞれの長所のみを引き出
しているか、さらにＡ１層下に０１層を成膜した三層構
造とすることにより、？Ｅ’Ｔアレー基板（８）とゲー
ト線（１）の密着性を高めるとともに、同様の作用も期
待できる。
また、上記実施例でｒｉｈｔ層とＣｒ層によりゲート線
（υを構成し念が１１層のかわりＫＡ Ｉ −８ｉ−Ｃ
ｕ合金等のＡＩ系会合金層もよく、また、Ｃｒ層のかわ
りに必要に応じてＣｒ系合金層でも同様の効果がある。
（υを構成し念が１１層のかわりＫＡ Ｉ −８ｉ−Ｃ
ｕ合金等のＡＩ系会合金層もよく、また、Ｃｒ層のかわ
りに必要に応じてＣｒ系合金層でも同様の効果がある。
〔発明の効果］
以上のように、この発明によればゲート線をＡｌ系材料
からなる層とＣｒ系材料からなる層とで構成し、上記ゲ
ート線のゲート絶縁層側ｆｃｒ系材料からなる層で形成
したので、ゲート・ソース両電極間の短絡を防止し、製
造歩留りを大幅に向上するとともに、ＴＰＴ等の能動素
子と低電圧で駆動でき、大面積で良好な表示品質を有す
るマトリクス型表示装置が得られる効果がめる。
からなる層とＣｒ系材料からなる層とで構成し、上記ゲ
ート線のゲート絶縁層側ｆｃｒ系材料からなる層で形成
したので、ゲート・ソース両電極間の短絡を防止し、製
造歩留りを大幅に向上するとともに、ＴＰＴ等の能動素
子と低電圧で駆動でき、大面積で良好な表示品質を有す
るマトリクス型表示装置が得られる効果がめる。
第１図はこの発明の一実施例に係るマトリクス型アレー
基板の一表示画素を示す部分平面図、第２図は第１図１
−［１線に沿った断面図、第３図はマトリクス型アレー
基板の一表示画素を示すｍ成因、第４図はマトリクス型
液晶表示装置を示す部分断面図、第５図は従来のマトリ
クス型アレー基板の一表示画素を示す部分平面図、及び
第６図は第５図■−五線に清った断面図である。 （１）・・・ゲート線、（１ａ）・・・Ａｌ系材料から
なる層、（１ｂ）・・・Ｃｒ系材料からなる層、（２）
・・・ソース線、（４）・・・Ｆｉ！、ｍＪ素子、（５
）・・・表示′＠唖、（６）・・・表示材料、（８）・
・・マトリクス型アレー基板、（１０）・・・対向基板
、（１１）・・・透明電極、（１２）・・・マトリクス
型表示装置、（１３）・・・ゲート絶縁膜。 なお、図中、同一符号は同−又は相当部分を示す。 第１図 第３図 Ｊ 第４図 第５図 第６図
基板の一表示画素を示す部分平面図、第２図は第１図１
−［１線に沿った断面図、第３図はマトリクス型アレー
基板の一表示画素を示すｍ成因、第４図はマトリクス型
液晶表示装置を示す部分断面図、第５図は従来のマトリ
クス型アレー基板の一表示画素を示す部分平面図、及び
第６図は第５図■−五線に清った断面図である。 （１）・・・ゲート線、（１ａ）・・・Ａｌ系材料から
なる層、（１ｂ）・・・Ｃｒ系材料からなる層、（２）
・・・ソース線、（４）・・・Ｆｉ！、ｍＪ素子、（５
）・・・表示′＠唖、（６）・・・表示材料、（８）・
・・マトリクス型アレー基板、（１０）・・・対向基板
、（１１）・・・透明電極、（１２）・・・マトリクス
型表示装置、（１３）・・・ゲート絶縁膜。 なお、図中、同一符号は同−又は相当部分を示す。 第１図 第３図 Ｊ 第４図 第５図 第６図
Claims (3)
- （１）複数個のゲート線、及びこのゲート線に交又する
複数個のソース線を備え、スイッチ機能を何し上記ゲー
ト線に対しゲート絶縁層を有する能動素子及び表示電極
を含むマトリクス型アレー基板、並びにこの基板と対向
する側に透明電極を形成した対向基板との間に表示材料
を挾持するものにおいて、上記ゲート線はＡｌ系材料か
らなる層とＣｒ系材料からなる層とを含み、上記ゲート
線の上記ゲート絶縁層側を上記Ｃｒ系材料からなる層で
形成したことを特徴とするマトリクス型表示装置。 - （２）Ａｌ系材料からなる層はＡｌ層である特許請求の
範囲第１項記載のマトリクス型表示装置。 - （３）Ｃｒ系材料からなる層はＣｒ層である特許請求の
範囲第１項又は第２項記載のマトリクス型表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60033787A JPS61193128A (ja) | 1985-02-21 | 1985-02-21 | マトリクス型表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60033787A JPS61193128A (ja) | 1985-02-21 | 1985-02-21 | マトリクス型表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61193128A true JPS61193128A (ja) | 1986-08-27 |
Family
ID=12396179
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60033787A Pending JPS61193128A (ja) | 1985-02-21 | 1985-02-21 | マトリクス型表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61193128A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6484668A (en) * | 1987-09-26 | 1989-03-29 | Casio Computer Co Ltd | Thin film transistor |
| JPH021174A (ja) * | 1988-03-04 | 1990-01-05 | Hitachi Ltd | 薄膜電界効果素子 |
| EP0372356A2 (en) * | 1988-12-07 | 1990-06-13 | Hosiden Corporation | Liquid crystal display device |
| JPH02184824A (ja) * | 1989-01-10 | 1990-07-19 | Fujitsu Ltd | 薄膜トランジスタマトリクスの製造方法 |
| JPH0372318A (ja) * | 1989-08-11 | 1991-03-27 | Sharp Corp | アクティブマトリクス表示装置 |
| JPH03118520A (ja) * | 1989-09-29 | 1991-05-21 | Sharp Corp | 薄膜トランジスタアレイ |
| US5436182A (en) * | 1992-05-19 | 1995-07-25 | Casio Comupter Co., Ltd. | Method of manufacturing thin film transistor panel |
| EP0775931A3 (en) * | 1995-11-21 | 1998-03-25 | Samsung Electronics Co., Ltd. | Method for manufacturing liquid crystal display |
-
1985
- 1985-02-21 JP JP60033787A patent/JPS61193128A/ja active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6484668A (en) * | 1987-09-26 | 1989-03-29 | Casio Computer Co Ltd | Thin film transistor |
| JPH021174A (ja) * | 1988-03-04 | 1990-01-05 | Hitachi Ltd | 薄膜電界効果素子 |
| EP0372356A2 (en) * | 1988-12-07 | 1990-06-13 | Hosiden Corporation | Liquid crystal display device |
| JPH02184824A (ja) * | 1989-01-10 | 1990-07-19 | Fujitsu Ltd | 薄膜トランジスタマトリクスの製造方法 |
| JPH0372318A (ja) * | 1989-08-11 | 1991-03-27 | Sharp Corp | アクティブマトリクス表示装置 |
| JPH03118520A (ja) * | 1989-09-29 | 1991-05-21 | Sharp Corp | 薄膜トランジスタアレイ |
| US5436182A (en) * | 1992-05-19 | 1995-07-25 | Casio Comupter Co., Ltd. | Method of manufacturing thin film transistor panel |
| EP0775931A3 (en) * | 1995-11-21 | 1998-03-25 | Samsung Electronics Co., Ltd. | Method for manufacturing liquid crystal display |
| US6008065A (en) * | 1995-11-21 | 1999-12-28 | Samsung Electronics Co., Ltd. | Method for manufacturing a liquid crystal display |
| US6331443B1 (en) | 1995-11-21 | 2001-12-18 | Samsung Electronics Co., Ltd. | Method for manufacturing a liquid crystal display |
| EP1338914A3 (en) * | 1995-11-21 | 2003-11-19 | Samsung Electronics Co., Ltd. | Method for manufacturing liquid crystal display |
| US6661026B2 (en) | 1995-11-21 | 2003-12-09 | Samsung Electronics Co., Ltd. | Thin film transistor substrate |
| USRE41363E1 (en) | 1995-11-21 | 2010-06-01 | Samsung Electronics Co., Ltd. | Thin film transistor substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5190632B2 (ja) | 表示装置 | |
| CN104423107B (zh) | 液晶显示装置及其制造方法 | |
| JPS60216377A (ja) | 液晶表示器 | |
| KR100254870B1 (ko) | 액정 표시 장치의 칼라 필터 구조 및 그 제조 방법 | |
| JPH0456828A (ja) | 薄膜電界効果型トランジスタ素子アレイ | |
| KR100260532B1 (ko) | 액정 표시 장치의 칼라 필터 패널 구조 및 그 제조방법 | |
| US9551905B2 (en) | Display device | |
| JP2012133367A (ja) | Ｔｆｔ基板及びその製造方法 | |
| US11598998B2 (en) | Display substrate and display device | |
| CN100555641C (zh) | Tft阵列衬底及其制造方法、以及使用该衬底的显示装置 | |
| US20220187666A1 (en) | Display substrate, display panel and display apparatus | |
| JPS61193128A (ja) | マトリクス型表示装置 | |
| JP2002116712A (ja) | 表示装置および表示装置の製造方法 | |
| JPH06163891A (ja) | 薄膜トランジスタ | |
| KR101264715B1 (ko) | 액정표시장치 및 그의 제조방법 | |
| JP2605346B2 (ja) | 表示装置の製造方法 | |
| JP3658260B2 (ja) | 液晶表示装置 | |
| KR101340992B1 (ko) | 액정표시장치 및 그 제조방법 | |
| JPH01109327A (ja) | 表示装置 | |
| JPH0618929A (ja) | アクティブマトリクス基板の製造方法 | |
| JPH10239678A (ja) | 薄膜トランジスタアレイ基板 | |
| JP2895656B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JPS639977A (ja) | 薄膜トランジスタ | |
| JPH06337437A (ja) | 液晶表示装置 | |
| JPH06125085A (ja) | 薄膜アクティブ素子 |