JPS62131554A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS62131554A JPS62131554A JP60271994A JP27199485A JPS62131554A JP S62131554 A JPS62131554 A JP S62131554A JP 60271994 A JP60271994 A JP 60271994A JP 27199485 A JP27199485 A JP 27199485A JP S62131554 A JPS62131554 A JP S62131554A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- electrodes
- semiconductor devices
- metal plating
- bumps
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
- H01L25/18—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of the types provided for in two or more different main groups of the same subclass of H10B, H10D, H10F, H10H, H10K or H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
- H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
- H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半４本ｇ装置Ｖ）構造に関する。
本発明μ半４体裂＃において、溶融性を有する金属メッ
キによって半導体装１１儀甑上に形成されたバンプによ
り、半導体装置間■電気的導通を取り、複数個■半導体
装置を一体の回路として使用することにより、集積密度
、実装密度Ｏ向上及び半導体装置〇一部回路つ変更が容
易にできるようにしたものである。
キによって半導体装１１儀甑上に形成されたバンプによ
り、半導体装置間■電気的導通を取り、複数個■半導体
装置を一体の回路として使用することにより、集積密度
、実装密度Ｏ向上及び半導体装置〇一部回路つ変更が容
易にできるようにしたものである。
従来、複数個０半導体装置を一体り回路とじて使用する
手段として、半導体装置七基板上に太榛し基板配線によ
り半導体装置間り電気的４通？取る方法が知られている
。
手段として、半導体装置七基板上に太榛し基板配線によ
り半導体装置間り電気的４通？取る方法が知られている
。
〔発明が解決しようとする問題及び目的〕しかし、前記
のに米技術では東積乱度は、製造技術Ｄレベルで左右さ
れ、また仮数個っ子等本装置を一本り回路として使用す
る場合、基板配線によるため配線スペース分天装密度が
低くなるという問題を有していた。
のに米技術では東積乱度は、製造技術Ｄレベルで左右さ
れ、また仮数個っ子等本装置を一本り回路として使用す
る場合、基板配線によるため配線スペース分天装密度が
低くなるという問題を有していた。
そこで本発明は、住釆のこＯような間唄点（ｉ−解決す
るため、浴融性１ｆ！：万する金属メッキによって半導
体装＃電甑上に形成されたバンプにより、半導体装置間
の電気的導通を収り、複数個Ｏ半導体装置を一体０回路
として使用することにより、大賀的１ｃ集積密匿を上げ
、また基板を用いずに隣むため実装密度も上げることが
できる。さらＹＣ不発明？便りことにより、半導体装置
り一部回路Ｖ）変更が容易にできる。
るため、浴融性１ｆ！：万する金属メッキによって半導
体装＃電甑上に形成されたバンプにより、半導体装置間
の電気的導通を収り、複数個Ｏ半導体装置を一体０回路
として使用することにより、大賀的１ｃ集積密匿を上げ
、また基板を用いずに隣むため実装密度も上げることが
できる。さらＹＣ不発明？便りことにより、半導体装置
り一部回路Ｖ）変更が容易にできる。
上記間祖点を解決するために、本発明の半導体装置は、
溶融性を有する金属メッキによって半導体装置０正とに
形成されたバンブにより、半導体装置間Ｏ電気的４通に
取り、複数個の半導体装置を一体Ｏ回路として使用する
ことと特徴とする。
溶融性を有する金属メッキによって半導体装置０正とに
形成されたバンブにより、半導体装置間Ｏ電気的４通に
取り、複数個の半導体装置を一体Ｏ回路として使用する
ことと特徴とする。
とｈ己りようＩＣ嘴戎される半導体装置においては回路
？２つに分割し、ｚ（ｒｓｖ半導体装置として製造し再
び上Ｍｅ Ｄよりに−＃−■回路として使用することに
より集積密度を上ける。あるβは複数１固０半導体装置
ｔ−ＳＯ回路として使用するため上記υようＶＣＣ酸敗
実装密度を上げる。さらに一部回路Ｏ異なる半導体装置
においては、異なる回路部分だけを別々ＶＣ製造し、共
通回路部分と上記構成により一体の回路とすることによ
り、一部回路り変更が容易にできる。
？２つに分割し、ｚ（ｒｓｖ半導体装置として製造し再
び上Ｍｅ Ｄよりに−＃−■回路として使用することに
より集積密度を上ける。あるβは複数１固０半導体装置
ｔ−ＳＯ回路として使用するため上記υようＶＣＣ酸敗
実装密度を上げる。さらに一部回路Ｏ異なる半導体装置
においては、異なる回路部分だけを別々ＶＣ製造し、共
通回路部分と上記構成により一体の回路とすることによ
り、一部回路り変更が容易にできる。
〔ジ〜【施［−り〕
以下に本発明Ｖ）実施列を図面にもとすいて説明する。
まず第１図に半４体装置Ｏ１！１１面図、第２図に半導
体装置Ｏ正面図を示す、下部半導体装置１と上部半導体
装置３を溶融性？有する金属メッキによって半導体装置
電ｉｈに形成されたバンブ２により、電気的導通を敗る
。こＯため下部半導体装置１は、ソ３図下部半導体装置
０正面図に示すよつに、半導体装置間コンタクト中側１
と外部コンタクト用！ｔｌｉｌｊ！Ｍ）２つＤ屯匝をも
つ、ｌＩＳ半導体ｍ２３は、硫４図上部半導体装置り正
面図に示すように、半導体装置間コンタクト用電障４＆
び同社嘔４上Ｖｃ溶融注を有する金属メッキによりて形
成されたバンブ２をもつ。
体装置Ｏ正面図を示す、下部半導体装置１と上部半導体
装置３を溶融性？有する金属メッキによって半導体装置
電ｉｈに形成されたバンブ２により、電気的導通を敗る
。こＯため下部半導体装置１は、ソ３図下部半導体装置
０正面図に示すよつに、半導体装置間コンタクト中側１
と外部コンタクト用！ｔｌｉｌｊ！Ｍ）２つＤ屯匝をも
つ、ｌＩＳ半導体ｍ２３は、硫４図上部半導体装置り正
面図に示すように、半導体装置間コンタクト用電障４＆
び同社嘔４上Ｖｃ溶融注を有する金属メッキによりて形
成されたバンブ２をもつ。
！［ｈＫ金萬メッキによるバンブ？仔する半導体￥！［
？１−基板上Ｖｃ実波する除用いるフェイスダウン方式
の県湊方法を応用し、Ｊ：記二つの半専本装置について
まず北部半導体装置３に熱金加えＭ敵性を有する金属メ
ッキによって半導体装置０正上に形成されたパ／プ２を
溶かし、下部半導体装置ＩＶｃ能動能動面回向い合う杉
ではり会わせる。この際溶融性■金属メッキを用いたバ
ンブを用＾でいるため、融解金属Ｖ）畏面張力によるセ
ルフ−アライメントが働くため、上下半導体装置１．３
０位置合わせＶ＊度も高精度を必要としない。
？１−基板上Ｖｃ実波する除用いるフェイスダウン方式
の県湊方法を応用し、Ｊ：記二つの半専本装置について
まず北部半導体装置３に熱金加えＭ敵性を有する金属メ
ッキによって半導体装置０正上に形成されたパ／プ２を
溶かし、下部半導体装置ＩＶｃ能動能動面回向い合う杉
ではり会わせる。この際溶融性■金属メッキを用いたバ
ンブを用＾でいるため、融解金属Ｖ）畏面張力によるセ
ルフ−アライメントが働くため、上下半導体装置１．３
０位置合わせＶ＊度も高精度を必要としない。
尚、ここＶｃ挙げ之実施しリはあくまでも一央絢例Ｋｆ
ぎないもＯである。
ぎないもＯである。
本発明は、以北説明したように、２個以上θ半導不裟置
ｔ、溶融性金有する金属メッキによって半専本醜甑とに
形成されたバンブにより、バンブを融解し半！４体長置
同土倉はり合わせ、−気的導連を通るという構造によっ
て、集積密度、芙装密度つ向上あるいは、半導体装置の
一部回路の変更が容易にできるという効果がある。
ｔ、溶融性金有する金属メッキによって半専本醜甑とに
形成されたバンブにより、バンブを融解し半！４体長置
同土倉はり合わせ、−気的導連を通るという構造によっ
て、集積密度、芙装密度つ向上あるいは、半導体装置の
一部回路の変更が容易にできるという効果がある。
淋１図は本発明にかかる半導体装置Ｏ１ｌ１１面図、第
２図は半導体装置０正面図、第３図上下部半導体装置り
正面図、第４図ｔｉ土部半導体装置Ｏ正面図を示す。 工・・・下部半導体装置 ２・・・バンブ ３・・・下部半導体装置 ４・・・半導体装置間コンタクト用電匝５・・・外部コ
ンタクト用亀険 ６・・・能動面 以上 出順人 セイコーエプソン沫武会社 代理人 弁理士 般 上 務他１名 ４１尊イネ＋−置 ハイ卵１面ムロ 第１ 口 ＋４停長着へ二面口 第２口 下金Ｐ＋祷有、茨冨の工区■ロア 死３に 上か４嗜体徒２の正面図 昂４図
２図は半導体装置０正面図、第３図上下部半導体装置り
正面図、第４図ｔｉ土部半導体装置Ｏ正面図を示す。 工・・・下部半導体装置 ２・・・バンブ ３・・・下部半導体装置 ４・・・半導体装置間コンタクト用電匝５・・・外部コ
ンタクト用亀険 ６・・・能動面 以上 出順人 セイコーエプソン沫武会社 代理人 弁理士 般 上 務他１名 ４１尊イネ＋−置 ハイ卵１面ムロ 第１ 口 ＋４停長着へ二面口 第２口 下金Ｐ＋祷有、茨冨の工区■ロア 死３に 上か４嗜体徒２の正面図 昂４図
Claims (1)
- 溶融性を有する金属メッキによつて半導体装置電極上に
形成されたバンプにより、半導体装置間の電気的導通を
取り、複数個の半導体装置を一体の回路として使用する
ことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60271994A JPS62131554A (ja) | 1985-12-03 | 1985-12-03 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60271994A JPS62131554A (ja) | 1985-12-03 | 1985-12-03 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62131554A true JPS62131554A (ja) | 1987-06-13 |
Family
ID=17507667
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60271994A Pending JPS62131554A (ja) | 1985-12-03 | 1985-12-03 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62131554A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0841700A2 (en) * | 1996-11-12 | 1998-05-13 | Nec Corporation | Semiconductor integrated circuit assembly with custom circuit mounted on standard IC |
-
1985
- 1985-12-03 JP JP60271994A patent/JPS62131554A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0841700A2 (en) * | 1996-11-12 | 1998-05-13 | Nec Corporation | Semiconductor integrated circuit assembly with custom circuit mounted on standard IC |
| EP0841700A3 (en) * | 1996-11-12 | 1998-12-02 | Nec Corporation | Semiconductor integrated circuit assembly with custom circuit mounted on standard IC |
| US6037666A (en) * | 1996-11-12 | 2000-03-14 | Nec Corporation | Semiconductor integrated circuit having standard and custom circuit regions |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5056216A (en) | Method of forming a plurality of solder connections | |
| US3373481A (en) | Method of electrically interconnecting conductors | |
| US3716907A (en) | Method of fabrication of semiconductor device package | |
| US4710798A (en) | Integrated circuit chip package | |
| US5347162A (en) | Preformed planar structures employing embedded conductors | |
| KR840000477B1 (ko) | 회로 패키지들의 제조방법 | |
| KR970067801A (ko) | 반도체 장치 및 그 제조방법 | |
| JP2907168B2 (ja) | 半導体装置および半導体装置と基板の接合構造 | |
| JPH0394460A (ja) | 半導体装置およびその製造方法 | |
| JPH0239097B2 (ja) | ||
| JPS62131554A (ja) | 半導体装置 | |
| JPS5815251A (ja) | 半導体装置 | |
| JPH09172036A (ja) | 半導体パッケージ装置の製造方法 | |
| JPS62279645A (ja) | はんだ接続方法 | |
| JPS58202540A (ja) | スタンド・オフによるボンデイング微細位置合せ方法 | |
| JPH0438522Y2 (ja) | ||
| JPH01286430A (ja) | 半導体チップの実装方法 | |
| JPS61115343A (ja) | 半導体集積回路 | |
| JPS63276237A (ja) | 基板へのｉｃボンディング方法 | |
| JPS63310128A (ja) | ベアチップ実装基板及びベアチップ実装方法 | |
| JPS58102533A (ja) | 混成集積回路装置の製造方法 | |
| JPH0221653B2 (ja) | ||
| JPS644053A (en) | Semiconductor device | |
| JPH04127547A (ja) | Ｌｓｉ実装構造体 | |
| JPH01205543A (ja) | フリップチップ接合用ｌｓｉ素子チップ |