[go: up one dir, main page]

JPS62124758A - パワ−半導体モジユ−ル - Google Patents

パワ−半導体モジユ−ル

Info

Publication number
JPS62124758A
JPS62124758A JP61268455A JP26845586A JPS62124758A JP S62124758 A JPS62124758 A JP S62124758A JP 61268455 A JP61268455 A JP 61268455A JP 26845586 A JP26845586 A JP 26845586A JP S62124758 A JPS62124758 A JP S62124758A
Authority
JP
Japan
Prior art keywords
semiconductor element
carrier plate
bipolar
contact
mos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61268455A
Other languages
English (en)
Inventor
ブルーノ　ブロイッヒ
イェンス　ゴブレヒト
ペーテル　ロッグヴィーレル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BBC Brown Boveri AG Switzerland
Original Assignee
BBC Brown Boveri AG Switzerland
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BBC Brown Boveri AG Switzerland filed Critical BBC Brown Boveri AG Switzerland
Publication of JPS62124758A publication Critical patent/JPS62124758A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/18—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of the types provided for in two or more different main groups of the same subclass of H10B, H10D, H10F, H10H, H10K or H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754—Coating
    • H01L2224/37599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12035—Zener diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Power Conversion In General (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、カスコード回路を用いた少くとも１個の双極
半導体素子と、ＭＯＳ半導体とを有するパワー半導体モ
ジュールに関するものである。
双極パワー半導体素子を制御する為には、低電圧−高電
流−ＭＯ３電界効果トランジスタの組合わせが知られて
おり、この組合わせにおいて、双極パワー半導体の負荷
電流は、しゃ断の際にゲート端子う切換えられる。最も
良く知られているこの種の配列がカスコード回路であり
、該回路の基本構造及び作用については、例えば、ブラ
ウンシュバイク／ヴイースバーデン居住のフリードリッ
ヒフィーベータと息子の著Ｃエレクトロニクス辞典Ｊ　
１９８３年版、２２８乃至２２９頁に記載されている。
双極パワー半導体として、界磁制御サイリスタ（ＦｃＴ
ｈ）、ゲートターンオフサイリスタ、又はダーリントン
トランジスタを用いることが可能である。
カスコード回路の主な長所は、わずかなエネルギー消費
による回路の制御がパワーＭＯＳ電界効果トランジスタ
のＭＯＳゲートを介して行われ、速い回路速度と高い回
路周波数を得られることである。
しかし、それには、速い回路速度と、高い回路周波数に
整合されており、カスコード構体素子間に細かく導体が
案内されたコンパクトな構造が必要である。
本発明の目的は、特許請求の範囲に記載の如く、要求に
かなった上記の種類のパワー半導体モジュールを提供す
ることにある。本発明に従ったモジュール構造によって
、モジュールの熱及び電気特性のほとんどを決定してい
る影響温度がいずれにせよ決っており、モジュール展開
の早期にすでに最善の状態にすることが可能である。不
完全なモジュールの交換は、全体の機能に影響を与える
ことなく行うことができる。
特許請求の範囲第（２）項及び第（３）項に基づいたモ
ジュール構造により、カスコード回路は、ＭＯＳ及び双
極半導体素子に付随した不完全さから完全に回避できる
。
カスコード回路の欠点は、ＭＯ３電界効果トランジスタ
が直列に双極パワー半導体へ接続されており、その接続
損失と、導電損失とが双極パワー半導体の損失へ加算さ
れることである。従って、所望の回路出力とクロックパ
ルス周波数に到達できるかどうかは、主に両構体素子の
冷却ファクターに依存している。双極構体素子の場合、
チップの表面は、容易に広がり、その結果、発生した損
失熱は、比較的大きな接触面上へ分散されるのに対し、
ＭＯ３電界効果トランジスタの場合には、技術的な理由
からこれが非常に困難である。例えば、パワーＭＯＳ電
界効果トランジスタは、今日では１／２−よりも小さい
のに対し、双極パワー半導体は、同じ電流搬送容量に対
し１乃至２ｃａｌの面積を有している。両構体素子がカ
スコード回路に同じ電流を流した場合、比較的小さなＭ
Ｏ３電界効果トランジスタに現われる損失出力密度は、
通常、双極構体素子の場合よりも２−３ファクター大き
い。つまり、カスコードの回路出力が限界まで引出され
るには、特に、ＭＯ３電界効果トランジスタのチップが
効率良く冷却される構造である必要がある。
双極チップとＭＯＳチップから構成されたハイブリッド
カスコード構造に特に適したものは、周知のモジエール
技術である。モジュール技術を用いて、少くとも２枚の
半導体チップが回路素子として相互に絶縁されて同一の
金属基板上に取付けられている。チップがはんだ付けさ
れている金属基板と、個々の金属接触板との間には絶縁
性のセラミック板が配置されている。ケーシング内にお
ける複数個の構体素子の機能集積の他に、モジュール案
の本質は、各々の素子に生ずる熱損失をセラミック板を
介して同一の金属基板へ導出し、この基板を十分に冷却
することにある。半導体−チツブ−金属接触板−セラミ
ック択一金属基板から成るサンドインチ構造により、セ
ラミック板は、最大の熱抵抗を形成する。セラミック板
は、一方では、その金属接触板上に取付けられている半
導体チップを相互に電気的に絶縁しており、又金属基板
の電気的絶縁も行っている。従って電位が生ずることな
く冷却体上に取付けることができる。
モジュール技術を用いたＭＯ３構体素子と双極構体素子
のハイブリッド組合わせにおける熱搬出の問題は、新し
い文献においてしばしば取上げられている。例えば、１
９８４年１０月に開かれた第１９回Ｉ　ＥＥＥ工業応用
学会年次総会におけるアルノナイディングのレポートｒ
大電力用のはんだ付は接点を有するモジュール」の第７
２３頁に書かれている論文において次の様な提案が出さ
れている。つまり従来の酸化アルミニウム基板の代わり
に、酸化アルミニウムーセラミックよりも大きな熱伝導
性を有する窒化アルミニラをベースとした基板を用いる
か、又は、損失熱をモジュールの側面から放出する為に
ヒートバイブを基板中へ組込む方法である。これらの技
術は、しかしまだ実験段階の域を脱しておらず商業ベー
スに乗せることは考えられない。
特許請求の範囲第（２）項、（３）項に記載の本発明の
他の構造により、現在自由に使用出来る材料と技術とに
より作られ、効率よく冷却できるパワー半導体モジュー
ルが完成された。
ＭＯ３半導体素子を直接金属性のキャリアプレート上へ
取付けることにより、ＭＯ３素子から基板への伝熱抵抗
は、双極素子からセラミ・７り材としての酸化アルミニ
ウムの基板への伝熱抵抗よりも一等級（典型的な２０フ
アクター）小さくなっている。ＭＯ５半導体素子は、双
極半導体素子と比べて非常に効率よく冷却される。
特許請求の範囲第（６）項記載のサンドインチ構造のモ
ジュールであれば、更に誘導性の小さな構造にすること
が可能であり、上記の場合、両方の半導体素子は重り合
っており、それにより半導体素子の一次電流路は直列接
続される。
本発明の実施例及び利点は、図面を参照しながら下記に
詳細に説明されている。
第１図に従った回路においては、ｎ型チャンネルパワー
ＭＯ３）ランジスタ１と、フィールド制御サイリスタ（
ＦｃＴｈ）２とがカスコード接続されている。この目的
の為には、ＭＯ３Ｉ−ランジスタ１の原始接触面３が第
１中′ｍ線を介してサイリスタ２のカスコード５へ接続
されており、ＭＯＳトランジスタ１の排流接触面６は、
第２中継線７を介してサイリスタ２のゲート８へ接続さ
れている。サイリスタ２の陽極と、ＭＯＳトランジスタ
１の排流接触面６は、２つの一次電流端子又は高圧電流
端子１０．１１、ＭＯＳ）ランリスク１のゲート接触面
１２、カスコードの制御端子１３を形成している。
例えば第２図に従ったモジュール技術を用いたサイリス
タ−ＭＯＳ−トランジスターカスコードの実施例におい
ては、両方の半導体チップ（ＭＯＳトランジスタ１、Ｆ
ｃＴｈサイリスタ２）並びにそれに属する諸接触面は、
第１図と同じ参照番号が付されており、金属性のキャリ
アプレート１４上へ並列配置されている。ＭＯＳ）ラン
リスク１の排流接触面６は、直接金属性のキャリアプレ
ート１４と接触されており、はんだ付けされていること
が好ましい。サイリスタ２は、金属性接触板１５の挿入
された状態でその陽極接触面９によって金属被覆された
セラミック板１６上へはんだ付けされている。このセラ
ミック板１６は、自らの側でキャリアプレート１４上へ
はんだ付けされている。原始接触面３と陰極５との間の
、又は排流接触面６とゲート８との間の中継線４及び７
は、金属テープ又は、継鉄構造を呈している。この場合
、金属テープ７は、チップ１及び２の間の中間空間にお
いてゲート接触面８とキャリアプレート１４との間の最
短距離で案内されている。金属テープ４は、同じく最短
距離で、必要とされる絶縁間隔を保ちながらサイリスタ
２の陰極接触面８とＭＯＳトランジスタｌの原子接触面
３とを連結している。
両金属テープ４及び７は、ループ状の導体を形成してお
り、該導体は、図示の配列においては特に誘導性が小さ
い、つまり極めて小さな横断面構造でありうる。誘導性
の小さな構造は、カスコード回路にとって極めて重要な
ことであり、時間的に迅速に変化する回路電流が過電圧
をループ状の導体へ誘導すること及びひいては構体を破
壊することは全くない。
カスコードの制御端子１３は、ＭＯＳ）ランリスクｌの
ゲート接触面１２と直接接触してはいない。カスコード
の制御端子は、むしろ金属板１７へ案内されており、該
金属板は、例えば、ａＺ、Ｏ。
セラミック製の絶縁プレート１８を介してキャリアプレ
ート１４へはんだ付けされている。ゲート接触面１２と
金属プレート１７との間の電気的な接続は、継鉄を介し
て行われる。キャリアプレート１４と接触板１５とは、
カスコード、又は、モジュールの高圧電流端子１ｏ、１
１を形成しており、上記の場合、端子１０，１１は、突
出した構造を呈しており、接触板１５又は、キャリアプ
レート１４へはんだ付けされている。
モジュールは、それ全体を冷却体２ｏ上へ広い面積に渡
って固定することが可能であるが上記の場合、冷却体２
０は、モジュールの他の高圧電流端子１１を形成するこ
とも可能である。
第３図に従ってＭＯ３半導体素子１を直接双極半導体素
子２へ電気的に接続することにより、ハイブリット技術
を用いて更に著しく誘導性の小さなカスコード回路構造
を作ることに成功した。第３図においては、第２図と同
じ部分については同じ参照番号が付されている。第３図
に従ってサンドインチ配列により作られた回路は、第１
図の回路に相応している。
第２図における場合と同様に、双極半導体素子２は、金
属性コンタクトプレート１５と金属被覆されたセラミッ
クプレート１６の挿入された状態でその陽極接触面９が
下側のキャリアプレート１４へ固定されている。ＭＯ３
半導体素子１の原始接触面３は、双極半導体素子２の陰
極接触面５へ直接はんだ付けされるか、合金されるか、
又は、電導性の接着剤を用いて接着されている（第３図
の中間層２２）。構造上の理由により両半導体素子１と
２との間に比較的大きな間隔が保たれている必要がある
場合には、このＮ２２の代わりに金属又はシリコンから
成るしかるべき厚さの中間層が用いられる。
ＭＯ５半導体素子１の排流接触面６は、金属性の第２の
キャリアプレート３０と直接接触されている。
両キャリアプレート１４及び３０は、広い面で冷却体２
０．２１と接触している。高電流端子１０．１１と、カ
スコードの制御端子１３は、側面から外へ案内されてお
り、その場合、制御端子の接触は、第２図と同様に継鉄
１９及び金属板１７を用いて成されている。第１図の回
路に基づいて必要な双極半導体素子２のゲート接触面８
と、ＭＯ３半導体素子１の排流接触面６との間の接続は
、継鉄７′を介して行われ、該継鉄は、接触棒３１へ案
内されており、該接触棒は、セラミック板１６と第２の
キャリアプレー）３０との間に配置されており、同時に
サンドインチ構造の間隔を保つ役目も果たしている。
両チップの陰極領域及びソース領域は、材料が相互にぴ
ったりと接合されており、ゲート領域が重り合わない構
造になっており、金属性の接続端子がゲートの側面から
外へ案内されるような構造になっていることが好ましい
。更に、チップス間の間隔が電導性中間層２２の厚さ以
上に拡大される必要がある。
第２．３図に基づいた本発明の両構体を用いることによ
りモジュールは、ＭＯＳチップ及び双極チップの他に、
相互に電気接続された他の構体素“子を備えられる。第
３図に従った両側から冷却できる構体を用いることによ
り、複数個の構体素子を有する集積回路は、特に効率的
になり、スペースをとらずに相互に接続できる。この種
のサンドインチモジュールは、例えば、ＤＢ−Ｏ５３４
０６５２８に記載されている。
第４図に従ったカスコードがゲートターンオフサイリス
タ又はダーリントントランジスタ（第５図）を有する構
造である場合、ゲートターンオフトランジスタ２′のゲ
ート８′又は、ダーリントントランジスタ２″の制御端
子８″には付加的に制御端子２８が必要であり、該制御
端子は、ツェナーダイオード２５を介して端子１１へ接
続されている。本発明に従ったモジュール構造は、第６
図に示されている。半導体素子は、当然のことながら、
面を小さく保つ為と、中継素子を好都合に配置する為に
、前後ではなく並列に配置されている。
第６図に従ったモジュールにおいては、ＭＯ３半導体素
子１と双極半導体素子２′との間で、こ−ではゲートタ
ーンオフサイリスタとの間で、ツェナーダイオード２６
の陽極接触面２６が直接キャリアプレート１４上へ配置
されており、陰極側では、継鉄７“を介してゲートター
ンオフサイリスタ２′のゲート接触面８′へ接続されて
いる。
この継鉄は、同時にカスコードの他の制御端子２８へ案
内されている。ツェナーダイオード２５に対し並列接続
されているコンデンサ２９　（第４図）は、同様にハイ
ブリッド技術によりモジュールへ集積されており、端子
２８を有する金属板３３とキャリアプレート１４との間
に誘電層２９として示されている。
第４図に従った回路又は第６図に従ったハイブリッド技
術の実現により、例えばｐチャンネル−ＭＯＳ−１−ラ
ンリスタ３５が直列接続されている電流源３４（点線で
示されている）の様なさもなければ当然必要とされる能
動構体素子を断念できることになった。
オン・オフプロセスは、負荷回路に見られるＭＯ３半導
体素子１のゲート１２を介して制御される。ゲートター
ンオフサイリスタ２′を点弧する為に必要なゲート電流
は、ＭＯＳ）ランリスタ１が通電するとすぐにコンデン
サ２９が供給する。ＭＯ３Ｉ−ランリスタ１がしゃ断さ
れることにより負荷電流が切れると、負荷電流にはソ相
当するマイナスのゲート電流が一瞬コンデンサ２９へ流
れ込むので、次のオンプロセスにとって十分な負荷が準
備されている。長時間に渡って新たに点弧が行われなか
った場合には、ツェナーダイオード、ＭＯＳ）ランリス
タ及びコンデンサの漏れ電流が確実にゲートターンオフ
サイリスタの漏れ電流よりも小さいことが保証されてい
る場合には、コンデンサの放電は阻止される。コンデン
サに一時的に供給されたしゃ断電流は、本発明において
は、ゲートターンオフサイリスタのオンプロセスに使用
される。
本回路は、細かに構体化された制御ゾーンを有するゲー
トターンオフサイリスタを使用することにより非常に安
全に構成されている。その理由は、これらの構体素子は
、高い負荷電流の場合でも〜１のしゃ断値でしゃ断され
るからである。
【図面の簡単な説明】
第１図は、ＭＯ３半導体素子及び界磁制御サイリスタの
カスコード回路を示す図。 第２図は、片側に冷却体を有するハイブリッド技術を用
いた第１図に従ったカスコード回路の構造図。 第３図は、両側に冷却体を有するハイブリッド技術を用
いた第１図に従ったカスコード回路の構造図。 第４図は、ＭＯ３半導体素子と、ゲートターンオフサイ
リスタのカスコード回路を示す図。 第５図は、ＭＯ３半導体素子とダーリントントランジス
タのカスコード回路を示す図。 第６図は、片側に冷却体を有するハイブリッド技術を用
いた第４．５図に従ったカスコードの構造図。 図中； １・・・ＭＯＳ）ランリスク ２・・・フィールド制御サイリスタ ２′・・・ゲートターンオフサイリスタ２＃・・・ダー
リントントランジスタ ３・・・原始接触面 ４．４′・・・接触片 ５・・・陰極 ６・・・排流接触面 ７．７’７’・・・第２中継線 ８．８′・・・サイリスタゲートの接触面８“・・・ダ
ーリントントランジスタ２“からの制御端子 ９・・・陽極 １０．１１・・・端子 １２・・・ゲート接触面 １３・・・制御端子 １４・・・キャリアプレート １５・・・接触板 １６・・・セラミック板 １７・・・金属プレート １８・・・絶縁プレート １９・・・接触片 ２０．２１・・・冷却体 ２２・・・電導性中間層 ２５・・・ツェナーダイオード ２６・・・ツェナーダイオード２５の陽極接触面２７・
・・ツェナーダイオード２５の陰極接触面２８・・・制
御端子 ２９・・・コンデンサ ３０・・・キャリアプレート ３１・・・接触棒 ３２・・・金属片 ３３・・・金属板 ３４・・・電流源

Claims (8)

    【特許請求の範囲】
  1. （１）少くとも１つの双極半導体素子（２；２′；２″
    ）と、１つのＭＯＳ半導体素子（１）とを有するカスコ
    ード回路を用いたパワー半導体モジュールにして、上記
    双極半導体素子（２；２′；２″）は、直接又は、金属
    性の等化部品を介して、上記双極半導体素子（２）の下
    側の第１基板上の金属被覆された基板と接触しており、
    該基板（１６）は、金属被覆されたキャリアプレート（
    １４）上へ配置されていることと、 上記ＭＯＳ半導体素子（１）は、直接上記同一の金属被
    覆されたキャリアプレート（１４）上へ双極半導体素子
    と並んで配置されているか、又は、上記双極半導体素子
    （２）の上方で、それに対向した第２のキャリアプレー
    ト（３０）の面上に配置されており、上記両半導体素子
    間の電気的接続は、直接接触により及び／又は継鉄（４
    、１９）によって行われていることと、 少くとも上記双極半導体素子に背を向けた上記第１キャ
    リアプレート（１４）の表面は、冷却体（２０）と接触
    していることとを特徴とするパワー半導体モジュール。
  2. （２）上記ＭＯＳ半導体素子（１）は、上記双極半導体
    素子（２）と並列して上記金属性の第１キャリアプレー
    ト（１４）上へ直接配置されている（第２図）ことを特
    徴とする特許請求の範囲第（１）項記載のパワー半導体
    モジュール。
  3. （３）上記半導体の構体素子（１、２）のメイン接触面
    （３、５）は、第１継鉄（４）を介して直接接続されて
    いることと、 上記双極半導体素子の第２のメイン接触面（９）は、上
    記モジュールの第１の一次電流端子の一方（１０）に沿
    って案内されており、上記第１キャリアプレート（１４
    ）は、上記モジュールの第２の一次電流端子（１１）を
    形成していることと、上記ＭＯＳ半導体素子の制御接触
    面（１２）は、他の端子、つまり上記モジュールの制御
    端子（１３）に沿って案内されていることとを特徴とす
    る特許請求の範囲第（２）項記載のパワー半導体モジュ
    ール。
  4. （４）上記第２の継鉄（７）の流れにおいては、ツェナ
    ーダイオードが挿入されており、上記ツェナーダイオー
    ドの自らの陽極接触面（２６）は、上記第１キャリアプ
    レート（１４）上へ位置しており、上記その陰極接触面
    は、第２継鉄（７）と接触していることを特徴とする特
    許請求の範囲第（３）項記載のパワー半導体モジュール
    。
  5. （５）上記双極半導体素子は、ダーリントントランジス
    タ（２″）又は、界磁制御サイリスタ（２′）であり、
    上記その制御接触面（８′、８″）は、第２の独立した
    制御端子（２８）に沿って案内されていることを特徴と
    する特許請求の範囲第（１）項乃至第４項の何れか１つ
    に記載のパワー半導体モジュール。
  6. （６）上記第２キャリアプレート（３０）は、金属で作
    られており、上記の場合、第１キャリアプレート（１５
    ）及び第２キャリアプレート（３０）は、上記両半導体
    素子（１、２）自身によって及び／又は、絶縁材料で作
    られたスペーサによって間隔が保たれていることを特徴
    とする特許請求の範囲第（１）項記載のパワー半導体モ
    ジュール。
  7. （７）上記双極半導体素子は、サイリスタ（２；２′）
    であり、上記ＭＯＳ半導体素子は、パワーＭＯＳ電界効
    果トランジスタであり、上記サイリスタ（２；２′）の
    陰極接触面（５）は、導電性の中間層（２２）を介して
    直接、ＭＯＳ電界効果トランジスタ（１）の原始接触面
    （３）と接触していることを特徴とする特許請求の範囲
    第（６）項記載のパワー半導体モジュール。
  8. （８）上記モジュールの接触端子（１０、１１、１３）
    は、側面から外へ案内されており、上記キャリアプレー
    ト（１４、３０）の両方の自由面は、各々冷却体（２０
    、２１）と接触できることを特徴とする特許請求の範囲
    第（６）項又は第（７）項の何れか１つに記載のパワー
    半導体モジュール。
JP61268455A 1985-11-15 1986-11-11 パワ−半導体モジユ−ル Pending JPS62124758A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CH04897/85-1 1985-11-15
CH4897/85A CH668667A5 (de) 1985-11-15 1985-11-15 Leistungshalbleitermodul.

Publications (1)

Publication Number Publication Date
JPS62124758A true JPS62124758A (ja) 1987-06-06

Family

ID=4284438

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61268455A Pending JPS62124758A (ja) 1985-11-15 1986-11-11 パワ−半導体モジユ−ル

Country Status (5)

Country Link
US (1) US4768075A (ja)
EP (1) EP0222203B1 (ja)
JP (1) JPS62124758A (ja)
CH (1) CH668667A5 (ja)
DE (1) DE3676439D1 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH670334A5 (ja) * 1986-09-16 1989-05-31 Bbc Brown Boveri & Cie
DE3717489A1 (de) * 1987-05-23 1988-12-01 Asea Brown Boveri Leistungshalbleitermodul und verfahren zur herstellung des moduls
US4945266A (en) * 1987-11-18 1990-07-31 Mitsubishi Denki Kabushiki Kaisha Composite semiconductor device
FR2638897B1 (fr) * 1988-11-04 1992-08-07 Thomson Csf Module semi-conducteur monolithique a diode a avalanche munie de circuits d'adaptation aux applications en hyperfrequence, et procede de fabrication correspondant
EP0381849A1 (de) * 1989-02-07 1990-08-16 Asea Brown Boveri Ag Schnelle Leistungshalbleiterschaltung
JPH0671062B2 (ja) * 1989-08-30 1994-09-07 株式会社東芝 樹脂封止型半導体装置
FR2670322B1 (fr) * 1990-12-05 1997-07-04 Matra Espace Modules de memoire a l'etat solide et dispositifs de memoire comportant de tels modules
JPH0521704A (ja) * 1991-07-11 1993-01-29 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH0575110A (ja) * 1991-09-13 1993-03-26 Fuji Electric Co Ltd 半導体装置
JP3495847B2 (ja) * 1995-09-11 2004-02-09 シャープ株式会社 サイリスタを備える半導体集積回路
US6933541B1 (en) * 1997-09-30 2005-08-23 Virginia Tech Intellectual Properties, Inc. Emitter turn-off thyristors (ETO)
DE10022268B4 (de) 2000-05-08 2005-03-31 Infineon Technologies Ag Halbleiterbauelement mit zwei Halbleiterkörpern in einem gemeinsamen Gehäuse
DE10214953A1 (de) 2002-04-04 2003-10-30 Infineon Technologies Ag Leistungsmodul mit mindestens zwei Substraten und Verfahren zu seiner Herstellung
EP1443554A1 (en) * 2003-01-27 2004-08-04 STMicroelectronics S.r.l. Package for semiconductor devices
DE112006002488B4 (de) * 2005-09-21 2014-05-28 International Rectifier Corp. Halbleiter-Baueinheit
US7602157B2 (en) 2005-12-28 2009-10-13 Flyback Energy, Inc. Supply architecture for inductive loads
WO2007078285A1 (en) * 2005-12-30 2007-07-12 Smc Electrical Products, Inc. Variable frequency drive system apparatus and method for reduced ground leakage current and transistor protection
CN100505244C (zh) * 2006-05-12 2009-06-24 乾坤科技股份有限公司 封装结构
JP5539879B2 (ja) * 2007-09-18 2014-07-02 フライバック エネルギー，インク． 局所的なエネルギー源から高調波歪みの小さい交流電力を生成する電流波形構造
CN102859860A (zh) * 2009-12-28 2013-01-02 菲莱贝克能源公司 带有无功功率管理的可控通用电源
US8860273B2 (en) * 2009-12-28 2014-10-14 Flyback Energy, Inc. External field interaction motor
JP5469270B1 (ja) * 2013-04-22 2014-04-16 三菱電機株式会社 電子機器
US9368434B2 (en) * 2013-11-27 2016-06-14 Infineon Technologies Ag Electronic component

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3935501A (en) * 1975-02-13 1976-01-27 Digital Components Corporation Micro-miniature light source assemblage and mounting means therefor
DE2728313A1 (de) * 1977-06-23 1979-01-04 Siemens Ag Halbleiterbauelement
JPS5457984A (en) * 1977-10-18 1979-05-10 Nec Corp Semiconductor light emitting device
US4514747A (en) * 1978-08-07 1985-04-30 Hitachi, Ltd. Field controlled thyristor with double-diffused source region
FR2503526A1 (fr) * 1981-04-03 1982-10-08 Silicium Semiconducteur Ssc Boitier et procede de montage et d'interconnexion de composants semiconducteurs de moyenne puissance en boitier unique.
US4663547A (en) * 1981-04-24 1987-05-05 General Electric Company Composite circuit for power semiconductor switching
JPS589349A (ja) * 1981-07-10 1983-01-19 Hitachi Ltd Ｇｔｏスタツク
US4571815A (en) * 1981-11-23 1986-02-25 General Electric Company Method of making vertical channel field controlled device employing a recessed gate structure
NL8202470A (nl) * 1982-06-18 1984-01-16 Philips Nv Hoogfrequentschakelinrichting en halfgeleiderinrichting voor toepassing in een dergelijke inrichting.
JPS5968958A (ja) * 1982-10-12 1984-04-19 Mitsubishi Electric Corp ゲ−トタ−ンオフサイリスタ組立体
DE3241509A1 (de) * 1982-11-10 1984-05-10 Brown, Boveri & Cie Ag, 6800 Mannheim Leistungstransistor-modul
JPS59215762A (ja) * 1983-05-23 1984-12-05 Toshiba Corp 複合半導体装置
US4547686A (en) * 1983-09-30 1985-10-15 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Hybrid power semiconductor switch
US4649416A (en) * 1984-01-03 1987-03-10 Raytheon Company Microwave transistor package
JPS60154552A (ja) * 1984-01-23 1985-08-14 Mitsubishi Electric Corp 電力用半導体装置
DE3409146A1 (de) * 1984-03-13 1985-09-19 Siemens AG, 1000 Berlin und 8000 München Optoelektronisches mudul
US4651035A (en) * 1984-11-13 1987-03-17 Fuji Electric Co., Ltd. Compound diverse transistor switching circuit

Also Published As

Publication number Publication date
US4768075A (en) 1988-08-30
DE3676439D1 (de) 1991-02-07
CH668667A5 (de) 1989-01-13
EP0222203A1 (de) 1987-05-20
EP0222203B1 (de) 1991-01-02

Similar Documents

Publication Publication Date Title
JPS62124758A (ja) パワ−半導体モジユ−ル
JP2960375B2 (ja) 電力モジュール
US9673129B2 (en) Semiconductor device
GB2358960B (en) Electrically isolated power semiconductor package
US3716759A (en) Electronic device with thermally conductive dielectric barrier
JPH088397A (ja) 低インダクタンスパワー半導体モジュール
TW201526180A (zh) 功率模組、電源變換器以及功率模組的製造方法
US8166769B2 (en) Self-cooled vertical electronic component
US3515952A (en) Mounting structure for high power transistors
US3753056A (en) Microwave semiconductor device
US4314270A (en) Hybrid thick film integrated circuit heat dissipating and grounding assembly
US7042730B2 (en) Non-isolated heatsink(s) for power modules
US4862239A (en) Power semiconductor component
US4672417A (en) Semiconductor apparatus
US4692789A (en) Semiconductor apparatus
US20210183841A1 (en) Semiconductor device module and method of assembly
JP3507714B2 (ja) マルチチップモジュール型半導体装置
JP2005506702A (ja) 電子的な構成群をパッケージングするための方法およびマルチチップパッケージ
US9991191B2 (en) Electronic power device with flat electronic interconnection structure
JP3525823B2 (ja) 相補型ｉｇｂｔの実装構造
US3457476A (en) Gate cooling structure for field effect transistors
KR102616298B1 (ko) 양면냉각 전력모듈 및 이의 제조방법
JPH06507044A (ja) 液冷式装置内の発熱器の配列構造
CN222015407U (zh) 功率开关模块
KR20000052973A (ko) 필드 제어되는, 차단 가능한 파워 반도체 스위치의 대형 고전류모듈