[go: up one dir, main page]

KR20000052973A - 필드 제어되는, 차단 가능한 파워 반도체 스위치의 대형 고전류모듈 - Google Patents

필드 제어되는, 차단 가능한 파워 반도체 스위치의 대형 고전류모듈 Download PDF

Info

Publication number
KR20000052973A
KR20000052973A KR1019990703850A KR19997003850A KR20000052973A KR 20000052973 A KR20000052973 A KR 20000052973A KR 1019990703850 A KR1019990703850 A KR 1019990703850A KR 19997003850 A KR19997003850 A KR 19997003850A KR 20000052973 A KR20000052973 A KR 20000052973A
Authority
KR
South Korea
Prior art keywords
high current
current module
low
volt power
contact plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR1019990703850A
Other languages
English (en)
Inventor
옌스 외텐
Original Assignee
칼 하인쯔 호르닝어
지멘스 악티엔게젤샤프트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 칼 하인쯔 호르닝어, 지멘스 악티엔게젤샤프트 filed Critical 칼 하인쯔 호르닝어
Publication of KR20000052973A publication Critical patent/KR20000052973A/ko
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D
    • H01L25/072—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01066—Dysprosium [Dy]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01067—Holmium [Ho]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15162—Top view

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thyristors (AREA)
  • Power Conversion In General (AREA)

Abstract

본 발명은 2개의 마주놓인 대형 콘택 플레이트 및 n개의 필드 제어되는, 차단 가능한 저볼트 파워 칩(6)을 포함하고, 상기 칩의 드레인 단자는 하나의 콘택 플레이트(2)에 의해 병렬 접속되며, 그것의 소오스 단자(8)는 다른 콘택 플레이트(4)에 의해 전기적으로 병렬 접속되고, 상기 콘택 플레이트들(2, 4)은 그들의 접촉면에서 서로 절연되도록 구성된, 필드 제어되는 차단 가능한 파워 반도체 스위치의 대형 고전류 모듈에 관한 것이다. 본 발명에 따라 하나의 콘택 플레이트(2)가 다수의 리세스를 포함하고, 다수의 버스 바아(18)가 절연체(10)에 의해 상기 리세스내로 삽입되며, 상기 버스 바아(18)는 n개의 저볼트 파워 칩(6)의 소오스 단자(8)에 도전 접속된다. 상기 버스 바아(18)에 대응하는 스트립(20)이 n개의 저볼트 파워 칩(6)의 소오스 단자(8)를 서로 도전 접속시키는 콘택 플레이트(4)에 제공된다. 따라서, 하나의 하우징 내에서 GTO 사이리스터 플레이트와 조합되어 GTO 캐스코드 회로를 형성하는, 필드 제어되는, 차단 가능한 파워 반도체 스위치의 대형 고전류 모듈이 간단히 제조될 수 있다.

Description

필드 제어되는, 차단 가능한 파워 반도체 스위치의 대형 고전류 모듈 {LARGE-AREA HIGH-CURRENT MODULE OF A FIELD-CONTROLLED INTERRUPTIBLE POWER SEMICONDUCTOR SWITCH}
필드 제어되는, 차단 가능한 파워 반도체 스위치(트랜지스터)는 바이폴라 파워 트랜지스터(LTR)와 마찬가지로 제어 입력에 제어 신호가 존재해야만, 도전 상태로 되는 비록킹, 차단 가능 파워 반도체 스위치에 속한다. 상기 필드 제어되는, 차단 가능한 반도체 소자로는 예컨대, 셀프 록킹 FET(MOSFET) 및 절연 게이트 바이폴라 트랜지스터(IGBT)가 있다. 필드 제어되는 사이리스터(MOS 제어되는 사이리스터(MCT)라고도 함)는 록킹, 차단 가능 파워 반도체 스위치에 속한다.
MOS 제어 입력을 가진 파워 반도체 스위치(트랜지스터)에서는 모듈의 높은 전류 부하 능력에 대한 개발이 점점 더 이루어지고 있다. 최근에는 1700 V의 차단 가능성과 더불어 1200 A의 드레인 소오스 전류를 흐릴 수 있는 고전류 모듈이 얻어진다. 전류 부하 능력의 증가에 따라, 전류 변동 속도의 값이 특히 모듈의 차단시 현저히 증가한다. 이러한 고전류 모듈은 그것의 큰 디자인(양측면의 압력 콘택이 아니라, 한측면의 나사 접속부)으로 인해 차단 가능한 사이리스터(GTO)에 결선되어 컴팩트한 GTO 캐스코드 회로를 형성할 수 없다. 또한, 상기 2개의 파워 반도체 스위치는 큰 비용 없이 서로 결선될 수 있는 여러 가지 형상을 갖는다.
캐스코드 회로(트리거링)에 의해 GTO 사이리스터의 다이내믹 특성이 현저히 개선되는 반면, 종래의 트리거링에 비해 추가 비용이 적다. GTO 캐스코드 회로는 짧은 저장 시간 및 전류 강하 시간을 가지며, GTO 사이리스터의 차단력이 확대되고, 결선 커패시터가 작아진다. 또한, GTO 사이리스터에 대한 복잡한 트리거 유닛(게이트 유닛)이 생략될 수 있다. 차단 과정의 제어는 GTO 캐스코드 회로의 MOSFET의 게이트 입력을 통해 적은 파워로 이루어진다.
"GTO thyristor and bipolar transistor cascode switches" 제하의 간행물, IEE PROCEEDINGS, Pt.B., 137권, 제 3호, 1990년 5월, 페이지 141 내지 153에는 GTO 캐스코드 회로 및 바이폴라 트랜지스터 캐스코드 회로가 공지되어 있다. 상기 간행물의 도 15에는 상기 간행물의 도 1에 따른 트랜지스터 캐스코드 회로의 구조적 실시예가 도시된다. 상기 구조적 실시예에서 나타나는 바와 같이, 회로가 컴팩트하지 않고 많은 장소를 필요로 한다.
"2000-A/1-mΩ Power MOSFET's in Wafer Repair Technique" 제하의 간행물, IEEE TRANSACTIONS ON ELECTRON DEVICES, 37권, 제 5호, 1990년 5월, 페이지 1397 내지 1401에는 필드 제어되는, 차단 가능한 파워 반도체 스위치의 대형 고전류 모듈이 공지되어 있다. 상기 대형 MOSFET는 앞면에 각각 하나의 대형 콘택 플레이트를 가진 플레이트형 절연 하우징내에 배치된다. 상기 대형 MOSFET는 내부에 링형 액티브 영역을 가지며, 상기 영역은 96개의 동일한 반도체 셀로 커버된다. 각각의 셀은 하나의 웨이퍼 공정에서 공통으로 제조된 파워 MOSFET이다. 웨이퍼의 제조 후, 각각의 반도체 셀의 기능이 테스트된다. 웨이퍼 상의 모든 반도체 셀이 테스트된 후에, 상기 반도체 셀은 결점 없는 반도체 셀 만이 전기적으로 병렬 접속되도록 결선된다. 이러한 결선을 위해, 다수의 도전 및 절연 층이 사용된다. 그 경우, 실리콘 정제가 사이리스터 원판 하우징내에 배치된다.
MOSFET의 이러한 고전류 모듈에 의해, 공지된 GTO 캐스코드 회로가 컴팩트하게 구성될 수 있다. 그러나, 이러한 대형 고전류 MOSFET의 제조는 매우 복잡하며 많은 비용을 필요로 한다.
독일 특허 제 39 10 470호에는 필드 제어되는, 차단 가능한 파워 반도체 스위치의 대형 고전류 모듈이 공지되어 있다. 상기 모듈은 다수의 반도체 칩 및 2개의 마주놓인 대형 콘택 플레이트를 포함한다. 상기 반도체 칩은 보다 큰 전류 부하 능력을 위해 전기적으로 병렬 접속된다. 또한, 반도체 칩은 절연 물질로 이루어진 열 전도체의 보어 내에 배치되며, 상기 보어는 원호 상에 배치된다. 상기 절연체는 2부분으로 나눠지고 하나의 대형 콘택 플레이트 및 다른 대형 콘택 플레이트에 접촉된다. 열 계수가 반도체 칩의 열 계수와 거의 동일하기 위해, 상기 열전도 절연체가 실리콘 또는 알루미늄트리드로 이루어진다. 이로 인해, 각각의 칩에서 발생되는 열이 방출됨으로써, 직경 방향으로의 열 부하가 감소되고, 이로 인해 칩이 더 이상 손상되지 않는다. 다수의 칩과 대형 콘택 플레이트의 접촉을 위해, 각각의 반도체 칩에 2개의 금속층이 제공된다. 상기 금속층은 각각 하나의 콘택 플레이트와 접촉된다. 개별 칩의 게이트 전극은 인입선에 의해 고전류 모듈로부터 안내된다.
일본 특허 출원 초록("Patents Abstracts of Japan") 제 62-150871호, Sec. E, 11권, 1987년 12월 15일, 제 384호(E-565)에는 하나의 원에 배치된 다수의 GTO 칩을 포함하는 반도체 장치가 공지되어 있다. 다수의 GTO 칩에는 마찬가지로 하나의 원에 배치된 다수의 반도체 칩이 할당된다. 상기 2개의 원은 서로 동심으로 배치된다. 칩은 본딩 와이어에 의해 캐소드 및 게이트 라인에 도전 접속된다. 또한, 상기 칩은 전기적으로 병렬 접속된다.
본 발명은 2개의 마주놓인 대형 콘택 플레이트 및 n개의 필드 제어되는, 차단 가능한 저볼트 파워 칩을 포함하고, 상기 칩의 드레인 단자는 하나의 콘택 플레이트에 의해 그리고 그것의 소오스 단자는 다른 콘택 플레이트에 의해 전기적으로 병렬 접속되며, 상기 콘택 플레이트들은 그들의 접촉면에서 서로 절연되도록 구성된, 필드 제어되는 차단 가능한 파워 반도체 스위치의 대형 고전류 모듈에 관한 것이다.
도 1은 제 1 대형 고전류 모듈의 제 1 실시예의 단면도이고,
도 2는 도 1의 선 A-B를 따른 단면도이며,
도 3은 제 1 대형 고전류 모듈의 제 2 실시예이고,
도 4는 특히 바람직한 실시예이며,
도 5는 제 2 대형 고전류 모듈의 제 1 실시예이고,
도 6은 제 2 고전류 모듈의 바람직한 실시예이다.
본 발명의 목적은 제조가 훨씬 간단한 대형 고전류 모듈을 제공하는 것이다. 또한, 필드 제어되는, 차단 가능한 파워 반도체 스위치의 대형 고전류 모듈을 GTO 사이리스터와 통합하여 하나의 하이브리드 GTO 캐스코드를 형성해야 한다.
상기 목적은 본 발명에 따라 청구항 제 1항의 특징에 의해 달성된다.
하나의 콘택 플레이트가 다수의 리세스를 포함하고, 다수의 버스 바아가 절연체에 의해 상기 리세스내로 삽입되며, 상기 버스 바아는 n개의 저볼트 파워 칩의 소오스 단자에 도전 접속되고, 상기 버스 바아에 대응하는 스트립이 n개의 저볼트 파워 칩의 소오스 단자를 서로 도전 접속시키는 다른 콘택 플레이트에 제공됨으로써, 대형 고전류 모듈의 구성 뿐만 아니라 그 제조가 간단해진다. 또한, 대형 고전류 모듈이 저볼트 파워 칩의 수의 변동에 의해 드레인 전류에 간단히 매칭될 수 있다.
제 1 대형 고전류 모듈의 바람직한 실시예에서, n개의 저볼트 파워 칩이 다수의 동심 원에 배치되고, 적어도 하나의 링형 라인을 가진 그것의 제어 단자가 서로 도전 접속된다. 이로 인해, 구성이 복잡해지지 않으면서 많은 수의 저볼트 파워 칩이 대형 고전류 모듈에 배치된다.
대형 고전류 모듈의 다른 바람직한 실시예에서, n개의 저볼트 파워 칩의 드레인 단자를 서로 접속시키는 콘택 플레이트가 2개의 서로 절연된 부분으로 나눠지고, 특히 바람직한 실시예에서는 콘택 플레이트의 한 부분이 링형으로 형성되고 상기 콘택 플레이트의 다른 부분은 원형으로 형성되며, 원형 부분은 링형 부분에 의해 둘러싸인다. 이로 인해, n개의 저볼트 파워 칩의 한 부분의 드레인 단자는 링형 콘택 플레이트에 의해, 그리고 다른 저볼트 파워 칩의 드레인 단자는 원형 콘택 플레이트에 의해 전기적으로 병렬 접속된다. 제 2 대형 콘택 플레이트는 일체형이다. 따라서, 하나의 공통 소오스 단자를 가진 2개의, 필드 제어되는, 차단 가능한 대형 파워 반도체 스위치를 포함하는 대형 고전류 모듈이 얻어진다. 따라서, 하나의 GTO 사이리스터 및 2개의, 필드 제어되는, 차단 가능한 대형 파워 반도체 스위치로 이루어진 완전한 GTO 캐스코드 회로를 완전히 하나의 유닛으로 구성할 수 있다.
제 2 대형 고전류 모듈에서 n개의 저볼트 파워 칩이 2개의 대형 콘택 플레이트 사이에 배치되지 않고 콘택 플레이트의 케이싱 표면 상에 배치된다. 2개의 콘택 플레이트는 서로 축방향으로 배치되며 절연체에 의해 서로 분리된다. 상기 제 2 대형 고전류 모듈에서도 n개의 저볼트 파워 칩의 드레인 단자가 제 1 콘택 플레이트의 케이싱 표면에 의해 그리고 소오스 단자가 제 2 콘택 플레이트에 의해 전기적으로 병렬 접속된다. 상기 실시예는 GTO 캐스코드 회로에서 GTO 사이리스터와 제 2 대형 고전류 모듈 사이에 양호한 열 및 압력 전달이 이루어져야 하는 경우에 사용된다.
제 2 대형 고전류 모듈의 바람직한 실시예에서는, 2개의 콘택 플레이트가 서로의 내부로 삽입 가능한 2개의 부분으로 세분되고, 제 1 콘택 플레이트의 2개의 부분의 2개의 케이싱 표면에 저볼트 파워 칩이 제공된다. 따라서, 하나의 공통 소오스 단자를 가진 2개의, 필드 제어되는, 차단 가능한 대형 파워 반도체 스위치를 포함하는 제 2 대형 고전류 모듈이 얻어진다.
이하, 첨부한 도면을 참고로 본 발명을 구체적으로 설명한다.
도 1은 필드 제어되는, 차단 가능한 파워 반도체 스위치의 제 1 대형 고전류 모듈의 제 1 실시예를 나타내는 단면도이다. 이러한 고전류 모듈은 2개의 마주놓인 대형 콘택 플레이트(2) 및 (4) 그리고 n개의 저볼트 파워 칩(6)을 포함한다. 상기 n개의 저볼트 파워 칩(6)의 드레인 단자는 콘택 플레이트(2)에 도전 접속됨으로써, 상기 저볼트 파워 칩(6)이 전기적으로 병렬 접속된다. 상기 칩의 소오스 단자(8)가 본딩 와이어에 의해 콘택 플레이트에 도전 접속됨으로써, 이것이 전기적으로 병렬 접속된다. 2개의 콘택 플레이트(2) 및 (4)는 그것의 접촉면에서 절연체(10)에 의해 서로 절연된다. 게이트 및 소오스 제어 단자(12) 및 (14)(여기서는 편의상 도시되지 않음)도 마찬가지로 링형 라인(16)(도 2)에 의해 전기적으로 병렬 접속된다. 단면도에 나타나는 바와 같이, n개의 저볼트 파워 칩(6)의 소오스 단자(8)가 본딩 와이어에 의해 콘택 링(18)에 도전 접속된다. 따라서, n개의 저볼트 파워 칩(6)의 소오스 단자가 도전 접속된 상기 콘택 링(18)은 버스 바아라고도 한다. 대형 콘택 플레이트(4)는 상기 버스 바아(18)에 대응하는 스트립(20)을 가지며, 상기 스트립(20)은 조립된 상태에서 상기 버스 바아(18)상에 지지된다. 콘택 플레이트(4)의 이러한 세분에 의해 대형 고전류 모듈의 제조가 현저히 간단해지는데, 그 이유는 칩(6)이 그것의 드레인 단자에 의해 대형 콘택 플레이트(2)에 도전 접속되면, 절연체(10)가 콘택 플레이트(2)의 홈 또는 리세스 내에 삽입된 다음, 상기 홈 또는 리세스내에 콘택 링(18)이 삽입되기 때문이다. 칩(6)의 소오스 단자(8)가 상기 콘택 링(18)에 도전 접속된다. 끝으로, 파워 소오스 단자로 사용되는 콘택 플레이트(4)의 대응 스트립(20)이 콘택 링(18) 상에 놓여 고전류 모듈을 고정시킨다.
도 2의 A-B 단면도에서 나타나는 바와 같이, n개의 저볼트 파워 칩(6)이 다수의 동심원에 배치된다. 그로 인해, 다수의 칩(6)의 게이트 및 소오스 제어 단자(12) 및 (14)가 동시에 링형 라인(16)에 의해 동시에 접속될 수 있다. 상기 링형 라인(16)은 상이한 폭을 가진 2개의 링(22) 및 (24)을 포함한다. 2개의 콘택 링(22) 및 (24)은 전기적으로 서로 절연된다. 편의상 도시되지 않은 인입선을 이용해서 2개의 링형 라인(16)이 고전류 모듈의 게이트 및 소오스 제어 단자에 도전 접속된다. 대형 고전류 모듈용 저볼트 파워 칩(6)의 수는 각각의 칩(6)의 드레인 소오스 전류 및 온 상태 저항에 의존한다.
상기 고전류 모듈이 GTO 사이리스터와 조합되어 캐스코드 회로를 형성해야 하면, 고전류 모듈의 파워 드레인 단자로 사용되는 콘택 플레이트(2)에 쇼울더가 제공됨으로써, GTO 사이리스터 플레이트에 대한 지지면에 형성된다. 이로 인해, n개의 저볼트 파워 MOSFET 칩(6)이 사용되면, GTO 사이리스터 플레이트 및 상기 고전류 모듈, 예컨대 대형 고전류 MOSFET 모듈의 하이브리드 집적이 이루어진다. 따라서, GTO 사이리스터 플레이트와의 조합시, 고전류 모듈의 칩(6)을 위한 수용면의 치수가 정해진다. 고전류 모듈이 예컨대 대형 MOSFET 모듈로 사용되어야 하면, 모듈의 치수가 필요한 칩(6)의 수에 의해서만 결정된다.
도 3에는 도 1에 따른 제 1 대형 고전류 모듈의 다른 실시예가 도시된다. 이 실시예는 대형 콘택 플레이트(2)가 2개의 부분 콘택 플레이트(26) 및 (28)로 세분되고 상기 부분 콘택 플레이트가 절연체(30)에 의해 전기적으로 서로 분리된다는 점이 도 1의 실시예와 다르다. 하나의 부분 콘택 플레이트(26)는 원형으로 형성되는 반면, 다른 부분 콘택 플레이트(28)는 링형으로 형성된다. 치수는 부분 콘택 플레이트(26)가 부분 콘택 플레이트(28)의 내부에 배치되도록 설정된다. 원형 부분 콘택 플레이트(26)가 그것을 둘러싸는 부분 콘택 플레이트(28)로부터 떨어지지 않도록 하기 위해, 부분 콘택 플레이트(26)에 쇼울더가 제공된다. 부분 콘택 플레이트(26)에 의해 내부 저볼트 파워 칩(6)(도 2)이 그것의 드레인 단자와 관련해서 전기적으로 병렬 접속된다. 도 2에 따라 2개의 동심원에 배치된 n개의 저볼트 파워 칩(6)은 그것의 드레인 단자와 관련해서 링형 부분 콘택 플레이트(28)에 의해 전기적으로 병렬 접속된다.
따라서, 하나의 공통 파워 소오스 단자 및 별도의 파워 드레인 단자를 포함하는 2개의 고전류 MOSFET 모듈을 포함하는 대형 고전류 모듈이 얻어진다. 이로 인해, 하나의 GTO 사이리스터 및 2개의 MOSFET 파워 스위치로 구성된 GTO 캐스코드 회로를 하나의 고전류 모듈에 집적할 수 있는 가능성이 주어짐으로써, 그 자체로도 사용될 수 있는 GTO 캐스코드 소자가 형성된다. GTO 사이리스터 플레이트의 게이트 영역은 직접 부분 콘택 플레이트(26) 상에 놓이는 반면, 상기 GTO 사이리스터 플레이트의 캐소드 영역은 부분 콘택 플레이트(28) 상에 놓인다. 2개의 고전류 MOSFET 모듈은 상이한 수의 칩(6)을 필요로 하는데, 그 이유는 하나의 MOSFET 모듈이 접속된 상태에서 GTO 사이리스터의 전류를 흘리고 다른 MOSFET 모듈은 수 마이크로초 동안 차단 전류만을 흘리면 되기 때문이다. 고전류 모듈 내부에 2개의 MOSFET 모듈을 긴밀하게 배치함으로써, 상기 2개의 MOSFET 모듈 사이의 표유 인덕턴스가 매우 작다. 이로 인해, kA-범위의 전류가 수 100 nsec 이내에 캐소드 MOSFET로부터 GTO 캐스코드의 게이트 MOSFET로 흐를 수 있는 가능성이 주어진다.
도 4에는 제 1 대형 고전류 모듈의 특히 바람직한 실시예가 도시된다. 상기 실시예에서는 n개의 저볼트 파워 칩(6)의 소오스 단자가 본딩 기술에 의해 콘택 플레이트(4)에 도전 접속되지 않고, 공지된 저온 결합 기술(NTV)에 의해 도전 접속된다. 이 경우, 소오스 접촉은 플레이트 또는 박막에 의해 이루어진다. 이로 인해, 모듈 내부에서 표유 인덕턴스가 더욱 감소되고 부하 변동에 대한 그것의 강도가 현저히 증가될 수 있다.
도 5 및 6은 제 1 고전류 모듈의 도 1 및 3에 따른 실시예에 상응하는 제 2 고전류 모듈의 실시예를 나타낸다. 제 1 고전류 모듈과의 중요한 차이점은 n개의 저볼트 파워 칩(6)이 더 이상 하나의 평면에 배치되지 않고 공간적으로 배치된다는 것이다. 2개의 콘택 플레이트(2) 및 (4)는 앞면에서 절연층(32)에 의해 서로 전기적으로 분리된다. n개의 저볼트 파워 칩(6)이 콘택 플레이트(2)의 케이싱 표면(34)상에 배치되고 상기 케이싱 표면(34)에 의해 전기적으로 병렬 접속된다. 각각의 칩(6)의 소오스 단자(8)는 본딩 기술에 의해 또는 공지된 저온 결합 기술(NTV)에 의해 결합된 금속 박막에 의해 콘택 플레이트(4)의 케이싱 표면(36)에 도전 접속된다. 칩(6)의 큰 표면이 콘택 플레이트(2)의 케이싱 표면(34)에 접촉되면, 상기 케이싱 표면(34)이 n-에지로 형성된다. 마찬가지로, 콘택 플레이트(4)의 케이싱 표면(36)이 형성된다. 고전류 모듈의 상기 실시예에서 GTO 사이리스터 플레이트의 게이트 캐소드 측면이 콘택 플레이트(2) 상에 놓인 다음 고정된다. GTO 사이리스터 플레이트로부터 열 방출 방향에 대해 횡으로 도 1에 따른 제 1 고전류 모듈에서와 같이 공동부 및 저볼트 파워 칩(6)이 배치되지 않기 때문에, 매우 양호한 열 전달이 보장된다. 또한, 조립된 GTO 캐스코드의 고정 압력이 MOSFET 모듈을 통해 전달된다. 이러한 장치의 또다른 장점은 대형 고전류 모듈의 제조가 현저히 간단해진다는 것이다.
도 6에 따른 실시예에서는 도 3에 따른 실시예에서와 같이 2개의 부분 모듈이 하나의 고전류 모듈로 통합된다. 상기 부분 모듈은 동일하게 구성되며, 하나의 부분 모듈이 다른 부분 모듈 내부에 배치되기 위해, 상기 부분 모듈이 속이 비어 있다. 파워 드레인 단자로서 사용되는 콘택 플레이트(2)가 접촉되지 않기 위해서는 상기 리세스의 직경이 수용되는 부분 모듈의 직경 보다 커야 한다. 상기 부분 모듈이 부분 모듈 내의 그 위치에 고정되기 위해, 절연 실린더가 사이 공간(38) 내에 삽입될 수 있다.

Claims (9)

  1. 2개의 마주놓인 대형 콘택 플레이트(2, 4) 및 n개의 필드 제어되는, 차단 가능한 저볼트 파워 칩(6)을 포함하고, 상기 칩의 드레인 단자는 하나의 콘택 플레이트(2)에 의해 그리고 그것의 소오스 단자(8)는 다른 콘택 플레이트(4)에 의해 전기적으로 병렬 접속되며, 상기 콘택 플레이트들(2, 4)은 그들의 접촉면에서 서로 절연되도록 구성된, 필드 제어되는 차단 가능한 파워 반도체 스위치의 대형 고전류 모듈에 있어서,
    콘택 플레이트(2)가 다수의 리세스를 포함하고, 다수의 버스 바아(18)가 절연체(10)에 의해 상기 리세스내로 삽입되며, 상기 버스 바아(18)는 n개의 저볼트 파워 칩(6)의 소오스 단자(8)에 도전 접속되고, 상기 버스 바아(18)에 대응하는 스트립(20)이 n개의 저볼트 파워 칩(6)의 소오스 단자(8)를 서로 도전 접속시키는 콘택 플레이트(4)에 제공되는 것을 특징으로 하는 대형 고전류 모듈.
  2. 제 1항에 있어서, n개의 저볼트 파워 칩(6)이 다수의 동심원에 배치되고, 버스 바아(18) 및 대응 스트립(20)이 링형으로 형성되는 것을 특징으로 하는 대형 고전류 모듈.
  3. 제 1항에 있어서, n개의 저볼트 파워 칩(6)이 각각 하나의 게이트 및 소오스 제어 단자(12, 14)를 포함하는 것을 특징으로 하는 대형 고전류 모듈.
  4. 제 1항 또는 3항에 있어서, n개의 저볼트 파워 칩(6)의 게이트 제어 단자(12) 및 소오스 제어 단자(14)가 링형 라인(22, 24)에 의해 서로 도전 접속되는 것을 특징으로 하는 대형 고전류 모듈.
  5. 제 1항 내지 4항 중 어느 한 항에 있어서, n개의 저볼트 파워 칩(6)의 드레인 단자를 서로 도전 접속시키는 콘택 플레이트(2)가 2개의 서로 절연된 부분 콘택 플레이트(26, 28)로 세분되는 것을 특징으로 하는 대형 고전류 모듈.
  6. 제 5항에 있어서, 부분 콘택 플레이트(28)는 링형으로 그리고 부분 콘택 플레이트(26)는 원형으로 형성되며, 상기 2개의 부분(26, 28)이 서로의 내부로 삽입될 수 있는 것을 특징으로 하는 대형 고전류 모듈.
  7. n개의 반도체 소자 및 2개의 마주놓인 대형 콘택 플레이트(2, 4)를 포함하는, 필드 제어되는, 차단 가능한 파워 반도체 스위치의 대형 고전류 모듈에 있어서,
    n개의 반도체 소자에 대해 각각 하나의 콘택 플레이트(2)의 케이싱 표면에 배치된 하나의 필드 제어되는 차단 가능한 저볼트 파워 칩(6)이 제공되고, n개의 저볼트 파워 반도체 칩(6)의 드레인 단자가 케이싱 표면(34)에 의해 전기적으로 병렬 접속되며, n개의 저볼트 파워 반도체 칩(6)의 소오스 단자(8)가 다른 콘택 플레이트(4)의 케이싱 표면(36)에 의해 전기적으로 병렬 접속되고, 2개의 콘택 플레이트(2, 4)가 절연층(32)에 의해 서로 절연되는 것을 특징으로 하는 대형 고전류 모듈.
  8. 제 7항에 있어서, 콘택 플레이트(2, 4)가 각각 n형으로 형성되는 것을 특징으로 하는 대형 고전류 모듈.
  9. 제 7항에 있어서, 고전류 모듈이 서로의 내부로 삽입 가능한 2개의 부분 모듈로 세분되고, 절연 중공 실린더가 사이 공간(38) 내에 배치되는 것을 특징으로 하는 대형 고전류 모듈.
KR1019990703850A 1996-10-31 1997-10-20 필드 제어되는, 차단 가능한 파워 반도체 스위치의 대형 고전류모듈 Withdrawn KR20000052973A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19644009.2 1996-10-31
DE1996144009 DE19644009A1 (de) 1996-10-31 1996-10-31 Großflächiges Hochstrommodul eines feldgesteuerten, abschaltbaren Leistungs-Halbleiterschalters

Publications (1)

Publication Number Publication Date
KR20000052973A true KR20000052973A (ko) 2000-08-25

Family

ID=7809732

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990703850A Withdrawn KR20000052973A (ko) 1996-10-31 1997-10-20 필드 제어되는, 차단 가능한 파워 반도체 스위치의 대형 고전류모듈

Country Status (5)

Country Link
EP (1) EP0938750A1 (ko)
JP (1) JP2001502849A (ko)
KR (1) KR20000052973A (ko)
DE (1) DE19644009A1 (ko)
WO (1) WO1998019340A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10048436A1 (de) * 2000-09-29 2002-04-18 Siemens Ag Elektronische Leistungsschaltervorrichtung
DE10200372A1 (de) * 2002-01-08 2003-07-24 Siemens Ag Leistungshalbleitermodul
CN100380661C (zh) 2002-01-29 2008-04-09 美高森美公司 分栅式功率模块以及用于抑制其中振荡的方法
EP2790217A1 (de) 2013-04-09 2014-10-15 ABB Technology AG Leistungshalbleitermodul

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5710958A (en) * 1980-06-25 1982-01-20 Shindengen Electric Mfg Co Ltd Semiconductor device
EP0064383A3 (en) * 1981-05-06 1984-06-27 LUCAS INDUSTRIES public limited company A semi-conductor package
US5006921A (en) * 1988-03-31 1991-04-09 Kabushiki Kaisha Toshiba Power semiconductor switching apparatus with heat sinks
DE59107655D1 (de) * 1991-02-22 1996-05-09 Asea Brown Boveri Abschaltbares Hochleistungs-Halbleiterbauelement
JP3180863B2 (ja) * 1993-07-27 2001-06-25 富士電機株式会社 加圧接触形半導体装置およびその組立方法
US5563447A (en) * 1993-09-07 1996-10-08 Delco Electronics Corp. High power semiconductor switch module

Also Published As

Publication number Publication date
EP0938750A1 (de) 1999-09-01
JP2001502849A (ja) 2001-02-27
WO1998019340A1 (de) 1998-05-07
DE19644009A1 (de) 1998-05-07

Similar Documents

Publication Publication Date Title
JP5121133B2 (ja) パワーモジュール組立体及び３相インバータ組立体
US8188601B2 (en) Semiconductor subassemblies with interconnects and methods for manufacturing the same
JP4669650B2 (ja) パワー半導体モジュール
US5006921A (en) Power semiconductor switching apparatus with heat sinks
US4768075A (en) Power semiconductor module
US4518982A (en) High current package with multi-level leads
JPH04311064A (ja) ターンオフ制御型高電力半導体コンポーネント
US3763402A (en) Fluid cooled rectifier holding assembly
US4583005A (en) Solid state switch assembly
EP1225634B1 (en) Press-contact type semiconductor device
US3590339A (en) Gate controlled switch transistor drive integrated circuit (thytran)
US5660227A (en) Heat exchanger for high power electrical component
US20020060371A1 (en) High-power semiconductor module, and use of such a high-power semiconductor module
US11973065B2 (en) Semiconductor arrangements
US10707170B2 (en) Power electric switching device
KR20000052973A (ko) 필드 제어되는, 차단 가능한 파워 반도체 스위치의 대형 고전류모듈
JP2962136B2 (ja) 絶縁ゲート型半導体装置及びそれを用いた電力変換装置
JP2622524B2 (ja) ターンオフ機構及び過電圧保護手段を備えたサイリスタ
US11682606B2 (en) Semiconductor with integrated electrically conductive cooling channels
CN112447612A (zh) 多芯片封装
JP2002171768A (ja) 電力変換装置
JP3085453B2 (ja) 半導体モジュール及びこれを用いたインバータ装置
US4589195A (en) Method of fabricating a high current package with multi-level leads
JP4133081B2 (ja) モジュール型ｉｇｂｔ
JPH0294448A (ja) 電力用半導体スイッチ装置

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 19990430

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
PC1203 Withdrawal of no request for examination
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid