JPS62123521A - Buffer memory control system for floppy disk device - Google Patents
Buffer memory control system for floppy disk deviceInfo
- Publication number
- JPS62123521A JPS62123521A JP60265345A JP26534585A JPS62123521A JP S62123521 A JPS62123521 A JP S62123521A JP 60265345 A JP60265345 A JP 60265345A JP 26534585 A JP26534585 A JP 26534585A JP S62123521 A JPS62123521 A JP S62123521A
- Authority
- JP
- Japan
- Prior art keywords
- floppy disk
- memory
- buffer memory
- data
- disk device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
コノ発明は/?−ンナルコンピュータなどに用いられ、
フロッピィディスク装置とメモリとの間のデータ転送を
メモリ直接アクセス方式により行うフロッピィディスク
装置の制御方式に関する。[Detailed description of the invention] [Industrial application field] What is the invention? -Used in internal computers, etc.
The present invention relates to a control method for a floppy disk device that transfers data between the floppy disk device and a memory using a memory direct access method.
従来、フロッピィディスク装置と主メモリ(MM)との
間のデータ転送においては第2図のように、フロッピィ
ディスク装置10のフロッピィディスク制御装置11が
メモリ直接アクセス装置(DMA)12に対しDMA要
求(DRQ ’)を出し、メモリ直接アクセス装置12
が中央処理装置CPU 13に対し、バス使用権の獲得
要求(IRQ )を出す。次にCPU13がDMA 1
2に対しバス使用の許可(HACK )を返シ、DMA
12がフロッピィディスク制御装置11に対してDM
A許可(DACK )を返してからデータの転送が行わ
れるという過程を経ていた。Conventionally, in data transfer between a floppy disk device and a main memory (MM), as shown in FIG. ') and memory direct access device 12
issues a bus usage right acquisition request (IRQ) to the central processing unit CPU 13. Next, CPU 13 uses DMA 1
Return permission (HACK) to use the bus to 2, DMA
12 is a DM for the floppy disk control device 11.
The process was such that data transfer was performed after A permission (DACK) was returned.
なおCPU 13 、主メモリ14はアドレスバス(A
−BUS) 15 、データバス(D−BUS) 16
にそれぞれ接続され、フロッピィディスク制御装置11
hr−pバス16に:、 DMA 12idアドレスバ
ス15にそれぞれ接続されている。Note that the CPU 13 and main memory 14 are connected to an address bus (A
-BUS) 15, data bus (D-BUS) 16
are respectively connected to the floppy disk control device 11.
hr-p bus 16: and DMA 12id address bus 15, respectively.
上述した従来のフロッピィディスク装置lu:主メモリ
14とのDMA 12によるデータ転送は、CPU 1
3がバスの使用権を一旦DMA 12に渡すため、フロ
ッピィディスクのデータをl)MA 12が主メモリ1
4に転送する場合、CPU 13は休止の状態となり、
CPU 13は他の処理を行うことができないという欠
点がある。The above-mentioned conventional floppy disk device lu: Data transfer with the main memory 14 by the DMA 12 is performed by the CPU 1.
3 temporarily transfers the right to use the bus to the DMA 12, the data on the floppy disk is transferred to the main memory 1.
4, the CPU 13 is in a sleep state,
The drawback is that the CPU 13 cannot perform other processing.
この発明のフロッピィディスク装置のバッファメモリ制
御方式は、フロッピィディスクのデータ転送に専用のD
MAとデュアルポート構成のバッファメモ゛りとを設け
、バッファメモリとフロッピィディスク装置とデータバ
スとをローカルデータバスに接続し、メモリ直接アクセ
ス装置(DMA )によりフロッピィディスク装置の制
御装置及びバッファメモリ間のデータ転送をローカルデ
ータバスを介して行う。従ってこのデータ転送中に中央
処理装置に接続されたデータバスの使用権をメモリ直接
アクセス装置へ渡す必要がなく、中央処理装置は他の処
理を実行することができる。なお中央処理装置准バッフ
ァメモリの内容をデータバスを介して読取ることができ
る。The buffer memory control method of the floppy disk device of this invention uses a D
A MA and a buffer memory with a dual port configuration are provided, and the buffer memory, floppy disk device, and data bus are connected to a local data bus, and a memory direct access device (DMA) is used to connect the floppy disk device control device and the buffer memory. Data transfer is performed via the local data bus. Therefore, during this data transfer, there is no need to pass the right to use the data bus connected to the central processing unit to the memory direct access device, and the central processing unit can perform other processing. Note that the contents of the central processing unit's buffer memory can be read via the data bus.
次に、この発明について図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.
第1図は、この発明の一実施例を示し、第2図と対応す
る部分に同一符号を付けである。CPU 13はデータ
バス16を介して、更にローカルデータバス(LD−B
US ) 17 &介してデュアルポート構成のバッフ
ァメモリ(BM)18とも接続されている。アドレスバ
ス15とDMA 12のアドレス線とはマルチプレクサ
19を介してバッファメモリ18と接続されている。一
方、フロッピィディスク装置10はフロッピィディスク
制御装置11を通じ、ローカルデータバス17を介して
バッファメモリ18と接続されている。FIG. 1 shows an embodiment of the present invention, and parts corresponding to those in FIG. 2 are given the same reference numerals. The CPU 13 further connects to a local data bus (LD-B) via a data bus 16.
It is also connected to a buffer memory (BM) 18 having a dual port configuration through the US) 17 &. The address bus 15 and the address lines of the DMA 12 are connected to a buffer memory 18 via a multiplexer 19. On the other hand, the floppy disk device 10 is connected to a buffer memory 18 via a floppy disk controller 11 and a local data bus 17.
フロッピィディスク装置10からデータをバッファメモ
リ18にロードする場合、システムは次の動作を行う。When loading data from the floppy disk device 10 into the buffer memory 18, the system performs the following operations.
(1)フロッピィディスク制御装置11はDMA 12
に対してDMA要求信号(DRQ )を出す。(1) The floppy disk control device 11 is a DMA 12
A DMA request signal (DRQ) is issued to the
(2) DMA 12はフロッピィディスク制御装置
11にDMA許可信号(DACK )を返し、データ転
送を開始し、バッファメモリ18にロードする。(2) The DMA 12 returns a DMA permission signal (DACK) to the floppy disk controller 11, starts data transfer, and loads the data into the buffer memory 18.
バッファメモリ18はデュアルポート構成とされている
ため、バッファメモリ18にデータをロードした後にお
いて、 CPU 13はデータバス17を介してバッフ
ァメモリ18の内容を読取ることができる。Since the buffer memory 18 has a dual port configuration, the CPU 13 can read the contents of the buffer memory 18 via the data bus 17 after loading data into the buffer memory 18 .
以上説明したようにこの発明は、フロッピィディスクの
データ転送に専用のDMAとバッファメモリとを持つこ
とにより、フロッピィディスクのデータを転送中でもパ
ス使用権をDMAに渡す必要がなく、CPUは休止する
ことなく他の処理を実行できるという効果がある。As explained above, this invention has a dedicated DMA and buffer memory for floppy disk data transfer, so there is no need to pass the right to use the path to the DMA even while floppy disk data is being transferred, and the CPU can be paused. This has the effect of allowing other processing to be executed without any processing.
第1図はこの発明によるフロッピィディスク装置のバッ
ファメモリ制御方式の実施例を示すブロック図、第2図
は従来のフロッピィディスク装置制御方式を示すブロッ
ク図である。
10:フロッピィディスク装置、 11 :フロッピィ
ディスク制御装置、12:メモリ直接アクセス装置(D
MA )、13:中央処理装置(CPU )、14:主
メモリ、15ニアドレスバス、16:データバス、17
:ローカルデータバス、18:バッファメモリ、19:
マルチプレクサ。FIG. 1 is a block diagram showing an embodiment of a buffer memory control method for a floppy disk device according to the present invention, and FIG. 2 is a block diagram showing a conventional floppy disk device control method. 10: Floppy disk device, 11: Floppy disk control device, 12: Memory direct access device (D
MA), 13: Central processing unit (CPU), 14: Main memory, 15 Near address bus, 16: Data bus, 17
: Local data bus, 18: Buffer memory, 19:
multiplexer.
Claims (1)
接アクセス装置と、 そのメモリ直接アクセス装置よりのアドレス及び中央処
理装置のアドレスの何れからでもアクセスすることがで
きるバッファメモリと、 そのバッファメモリと、上記中央処理装置が接続された
データバスと、上記フロッピィディスク装置の制御装置
とに接続されたローカルデータバスとを備え、 上記メモリ直接アクセス装置により上記ローカルデータ
バスを通じて上記フロッピィディスク装置と上記バッフ
ァメモリとの間でデータ転送を可能としたフロッピィデ
ィスク装置のバッファメモリ制御方式。(1) A memory direct access device dedicated to controlling the floppy disk device, a buffer memory that can be accessed from either the address from the memory direct access device or the address of the central processing unit, and the buffer memory and the central processing unit described above. a data bus connected to the floppy disk device, and a local data bus connected to a control device of the floppy disk device, and the memory direct access device connects the floppy disk device and the buffer memory through the local data bus. A buffer memory control method for floppy disk devices that enables data transfer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60265345A JPS62123521A (en) | 1985-11-25 | 1985-11-25 | Buffer memory control system for floppy disk device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60265345A JPS62123521A (en) | 1985-11-25 | 1985-11-25 | Buffer memory control system for floppy disk device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62123521A true JPS62123521A (en) | 1987-06-04 |
Family
ID=17415884
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60265345A Pending JPS62123521A (en) | 1985-11-25 | 1985-11-25 | Buffer memory control system for floppy disk device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62123521A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0210446A (en) * | 1988-06-28 | 1990-01-16 | Hitachi Ltd | Buffer storage device |
-
1985
- 1985-11-25 JP JP60265345A patent/JPS62123521A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0210446A (en) * | 1988-06-28 | 1990-01-16 | Hitachi Ltd | Buffer storage device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6356963B1 (en) | Long latency interrupt handling and input/output write posting | |
US5426737A (en) | Direct memory access for data transfer within an I/O device | |
JPS62123521A (en) | Buffer memory control system for floppy disk device | |
US20060143363A1 (en) | Module interface handler for controller area network (CAN) communication module | |
JPH02130662A (en) | information processing system | |
JPS6341103B2 (en) | ||
US5003461A (en) | Cluster controller memory arbiter | |
JPH0962621A (en) | Computer system and command cycle switching method | |
JP2565916B2 (en) | Memory access controller | |
JPH01175056A (en) | Program transfer system | |
EP0568678B1 (en) | Device for transmission of data | |
JP3206910B2 (en) | DMA transfer method | |
JPH03232052A (en) | Exclusive access system for shared data | |
JPS61251943A (en) | Data processor | |
JPS62127962A (en) | Microcomputer | |
JPS619747A (en) | Bus controller | |
JPS58182737A (en) | Information processor | |
JPS61206066A (en) | System for setting memory address | |
JPH04205047A (en) | Data processor | |
JPH0457145A (en) | Multiprocessor system | |
JPH036762A (en) | Direct access method for image memory | |
JPS63279359A (en) | Data transfer device for multi-cpu | |
JPS60231251A (en) | Multi-cpu system | |
JPS63300346A (en) | Dma control system | |
JPS63155254A (en) | Information processor |