JPS6197974A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6197974A JPS6197974A JP59219638A JP21963884A JPS6197974A JP S6197974 A JPS6197974 A JP S6197974A JP 59219638 A JP59219638 A JP 59219638A JP 21963884 A JP21963884 A JP 21963884A JP S6197974 A JPS6197974 A JP S6197974A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon dioxide
- polycrystalline silicon
- dioxide film
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title 1
- 239000004065 semiconductor Substances 0.000 title 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はＭＯＳトランジスタを含む半導体集積回路装置
の製造方法に関するものであり、特に微細素子のホット
エレクトロン効果に起因する信頼性低下を防止したＭＯ
Ｓ ）ランジスタのドレイン拡散層の形成方法に関する
。
の製造方法に関するものであり、特に微細素子のホット
エレクトロン効果に起因する信頼性低下を防止したＭＯ
Ｓ ）ランジスタのドレイン拡散層の形成方法に関する
。
従来例の構成とその問題点
ＭＯ８集積回路装置において、近年、素子の微細化が進
み、パターン寸法は２ミクロン以下となり、ＭＯＳトラ
ンジスタのゲート長の縮小が進められている。このため
、ＭＯＳトランジスタの素子特性の不安定性や、信頼性
の低下が起こりやすい、この原因の一つは、パターン寸
法の微細化により、実効チャンネル長が短かくなるため
、パンチスルー現象や、ドレイン近傍での電界集中によ
るホットエレクトロン効果によるゲート絶縁膜への電子
の注入により閾値電圧の不安定性が発生する。バンチス
ルー現象を防止するため、基板不純物濃度の増加や、不
純物拡散長の縮小により、実効チャンネル長を大きくす
ることが行なわれているが、これに伴って逆に、ホット
エレクトロン効果が増加する。ホットエレクトロン効果
は、ドレイン近傍の高電界で加速され、大きなエネルギ
ーを持ったエレクトロンによって発′生したキャリアの
一部がゲート酸化膜へ注入されて起る現象であり、動作
時に閾値電圧の変動を引き起し、素子の誤動作の原因と
なる。このようなホットエレクトロン効果による閾値電
圧の変動？、ゲート電流（同様な現象によりゲート電極
側へ流れる電流）及び基鈑電流（同様な現象により基板
側へ流れる電流）の増加を防ぐために、ドレイン拡散層
の構造の改善が行なわれている。
み、パターン寸法は２ミクロン以下となり、ＭＯＳトラ
ンジスタのゲート長の縮小が進められている。このため
、ＭＯＳトランジスタの素子特性の不安定性や、信頼性
の低下が起こりやすい、この原因の一つは、パターン寸
法の微細化により、実効チャンネル長が短かくなるため
、パンチスルー現象や、ドレイン近傍での電界集中によ
るホットエレクトロン効果によるゲート絶縁膜への電子
の注入により閾値電圧の不安定性が発生する。バンチス
ルー現象を防止するため、基板不純物濃度の増加や、不
純物拡散長の縮小により、実効チャンネル長を大きくす
ることが行なわれているが、これに伴って逆に、ホット
エレクトロン効果が増加する。ホットエレクトロン効果
は、ドレイン近傍の高電界で加速され、大きなエネルギ
ーを持ったエレクトロンによって発′生したキャリアの
一部がゲート酸化膜へ注入されて起る現象であり、動作
時に閾値電圧の変動を引き起し、素子の誤動作の原因と
なる。このようなホットエレクトロン効果による閾値電
圧の変動？、ゲート電流（同様な現象によりゲート電極
側へ流れる電流）及び基鈑電流（同様な現象により基板
側へ流れる電流）の増加を防ぐために、ドレイン拡散層
の構造の改善が行なわれている。
ドレイン近傍での電界を緩和することによりホットエレ
クトロン対策が可能であるが、製造工程が複雑となり、
工程の再現性も低下し、量産プロセスへの採用はむづか
しい。
クトロン対策が可能であるが、製造工程が複雑となり、
工程の再現性も低下し、量産プロセスへの採用はむづか
しい。
以下、図面を参照しながら、前述したような従来のＮチ
ャンネルシリコンゲー）ＭＯ８集積回路装置の羨遣方法
について説明する。
ャンネルシリコンゲー）ＭＯ８集積回路装置の羨遣方法
について説明する。
第１図ａ−ｇに従来のＮチャンネルシリコンゲ−）ＭＯ
Ｓ トランジスタからなる集積回路装置の製造工程断面
図を示す。ａにおいて、１はＰ型シリコン基板、基板比
抵抗１０Ω・ｃｍである。次にｂに示すように基板の主
面に膜厚４０ｎｍの二酸化珪素膜からなるゲート酸化膜
２、多結晶シリコン膜３を堆積し、オキシ塩化リンによ
り熱拡散で、多結晶シリコン膜３にリン蒸着する。次に
Ｃのように、フォトレジストを用いた写真食刻法に、よ
り、多結晶シリコン膜３の電極パターンを形成する。
Ｓ トランジスタからなる集積回路装置の製造工程断面
図を示す。ａにおいて、１はＰ型シリコン基板、基板比
抵抗１０Ω・ｃｍである。次にｂに示すように基板の主
面に膜厚４０ｎｍの二酸化珪素膜からなるゲート酸化膜
２、多結晶シリコン膜３を堆積し、オキシ塩化リンによ
り熱拡散で、多結晶シリコン膜３にリン蒸着する。次に
Ｃのように、フォトレジストを用いた写真食刻法に、よ
り、多結晶シリコン膜３の電極パターンを形成する。
これはＳＦ６などを用いたプラズマエツチングなどによ
り実施されている。フォトレジストを剥離した後、全面
に８０ｋｅＶ、１ ×１０”／ｃ４の条件でヒ素Ａ６
のイオン注入を行い、イオン注入層４を形成する。次に
ｄのように、二酸化珪素膜６を０．６μｍ気相成長法に
より堆積する。これをＣＨＦ。
り実施されている。フォトレジストを剥離した後、全面
に８０ｋｅＶ、１ ×１０”／ｃ４の条件でヒ素Ａ６
のイオン注入を行い、イオン注入層４を形成する。次に
ｄのように、二酸化珪素膜６を０．６μｍ気相成長法に
より堆積する。これをＣＨＦ。
ＣＯ２の混合ガスも用い、平行平板型構造の電極を有す
る反応性イオンエツチング装置により多結晶シリコン膜
表面が露出するまで二酸化珪素膜５及び２の一部をエツ
チングするとｅのようになる。
る反応性イオンエツチング装置により多結晶シリコン膜
表面が露出するまで二酸化珪素膜５及び２の一部をエツ
チングするとｅのようになる。
多結晶ンリコン膜３の側面の段差部分は二酸化珪素膜の
膜厚が厚いため、多結晶シリコン膜表面が露出した時点
でエツチングを止めると、多結晶シリコンの側壁にサイ
ドウオールらが形成される。
膜厚が厚いため、多結晶シリコン膜表面が露出した時点
でエツチングを止めると、多結晶シリコンの側壁にサイ
ドウオールらが形成される。
二酸化珪素膜５の膜厚が０．６μｍの場合、サイドウオ
ール６の幅Ｘは約０．３μｍとなる。これをマスクとし
て、ヒ素を８０ ＫｅＶで１×１０１５／ｃ、Ａ注入し
、８層７を形成する。 これをアニール処理した後、■
に示すように層間絶縁膜８を堆積した後、ｑのように電
極９を形成し、保護膜（図中路）を堆積する。
ール６の幅Ｘは約０．３μｍとなる。これをマスクとし
て、ヒ素を８０ ＫｅＶで１×１０１５／ｃ、Ａ注入し
、８層７を形成する。 これをアニール処理した後、■
に示すように層間絶縁膜８を堆積した後、ｑのように電
極９を形成し、保護膜（図中路）を堆積する。
以上のような従来方法では、第１図ｅに示したサイドウ
オール６を再現性よく、均一に形成することが困難であ
る。すなわち、二酸化珪素膜６の形成が気相成長法であ
るため方向性が生じること、及び二酸化珪素膜５の反応
性イオンエツチング装置によるエツチングが装置により
異なるが、エツチング速度が１００ ｎｍ ／分、多結
晶シリコンや基板とのエツチング速度の選択比が１０、
エツチング均一性±１０％程度であり、処理時間を要す
ること、基板の表面も同時にエツチングされるため、基
板などにダメージが入ること、加工精度が低いことなど
多くの問題がある。
オール６を再現性よく、均一に形成することが困難であ
る。すなわち、二酸化珪素膜６の形成が気相成長法であ
るため方向性が生じること、及び二酸化珪素膜５の反応
性イオンエツチング装置によるエツチングが装置により
異なるが、エツチング速度が１００ ｎｍ ／分、多結
晶シリコンや基板とのエツチング速度の選択比が１０、
エツチング均一性±１０％程度であり、処理時間を要す
ること、基板の表面も同時にエツチングされるため、基
板などにダメージが入ること、加工精度が低いことなど
多くの問題がある。
発明の目的
本発明はかかる従来方法での微細なゲート長のＭＯＳ）
ランジスタを含む集積回路装置の製造において、二酸化
珪素膜によるサイドウオールの形成を必要とせず、簡略
な工程で、再現性よく、オフセット構造を有するドレイ
ンを形成し、ＭＯＳトランジスタの安定性、信頼性の向
上を図る半導体装置の製造方法を提供するものである。
ランジスタを含む集積回路装置の製造において、二酸化
珪素膜によるサイドウオールの形成を必要とせず、簡略
な工程で、再現性よく、オフセット構造を有するドレイ
ンを形成し、ＭＯＳトランジスタの安定性、信頼性の向
上を図る半導体装置の製造方法を提供するものである。
発明の構成
本発明は半導体基板の主面にゲート絶縁膜及び多結晶シ
リコン膜を順次堆積した後、この多結晶シリコン膜に二
酸化珪素膜を形成する工程と、写真食刻法により電極パ
ターンを前記二酸化珪素膜に転写し、この二酸化珪素膜
をマスクとして、多結晶シリコン膜をプラズマエツチン
グ法により、アンダーカットを生ぜしめる工程と、この
二酸化珪素膜をマスクとして、基板と反対の導電型を有
する不純物をイオン注入法により導入し、第１の不純物
拡散層を形成する工程と、前記二酸化珪素膜を除去した
後、多結晶シリコン膜と自己整合的に、同基板と反対の
導電型を有する不純物イオンを注入することにより前記
第１の不純物拡散層より低濃度の第２の不純物拡散層を
形成する工程とをそなえたことを特徴とする半導体装置
の製造方法である。これにより、ＭＯＳ ）ランジスタ
のドレイン形成工程を簡略化し、再現性よく、高信頼性
を有するＭＯＳトランジスタ及びこれを含む集積回路装
置の製造が可能になる。
リコン膜を順次堆積した後、この多結晶シリコン膜に二
酸化珪素膜を形成する工程と、写真食刻法により電極パ
ターンを前記二酸化珪素膜に転写し、この二酸化珪素膜
をマスクとして、多結晶シリコン膜をプラズマエツチン
グ法により、アンダーカットを生ぜしめる工程と、この
二酸化珪素膜をマスクとして、基板と反対の導電型を有
する不純物をイオン注入法により導入し、第１の不純物
拡散層を形成する工程と、前記二酸化珪素膜を除去した
後、多結晶シリコン膜と自己整合的に、同基板と反対の
導電型を有する不純物イオンを注入することにより前記
第１の不純物拡散層より低濃度の第２の不純物拡散層を
形成する工程とをそなえたことを特徴とする半導体装置
の製造方法である。これにより、ＭＯＳ ）ランジスタ
のドレイン形成工程を簡略化し、再現性よく、高信頼性
を有するＭＯＳトランジスタ及びこれを含む集積回路装
置の製造が可能になる。
実施例の説明
次に本発明の一実施例について図面を参照しながら説明
する。第２図は本発明に係る製造方法の工程順断面図で
ある。第２図ａは従来例の第１図ａと同一であり、１は
Ｐ型シリコン基板を示す。
する。第２図は本発明に係る製造方法の工程順断面図で
ある。第２図ａは従来例の第１図ａと同一であり、１は
Ｐ型シリコン基板を示す。
次にｂのように、７リコン基版の主面にゲート酸化膜２
を４０ ｎ ｍ、多結晶シリコン膜３’ｉ０．４μｍ堆
積し、リンＰを拡散した後、この上に気相成長法により
、二酸化珪素膜１０を０．４μｍ堆積する。この二酸化
珪素膜は、多結晶シリコン膜３を酸化することによって
も形成可能である。この二酸化珪素の膜厚はイオン注入
のマスク効果が得られる膜厚０．２μｍ以上で、加工精
度を低下しない範囲約０．６μｍ以下が適正である。次
にＣに示すように、フォトレジスト１１を用いて写真食
刻法により、二酸化珪素膜１０に電極パターンを転写す
る。次にｄのように、フォトレジスト１１を剥離した後
、二酸化珪素膜１０をマスクとして、平行平板型電極構
造を有するプラズマエツチング装置により、多結晶シリ
コン膜３をエツチングする。エツチングガスにＳＦ６と
Ｃ２Ｃ７！Ｆ５の混合ガスなどが用いられるが、フォト
レジストをマスクとしてエツチングした場合と異なり、
同様なエツチングにより、片側０．１〜０．４μｍの範
囲で任意にアンダーカットをつくることが可能である。
を４０ ｎ ｍ、多結晶シリコン膜３’ｉ０．４μｍ堆
積し、リンＰを拡散した後、この上に気相成長法により
、二酸化珪素膜１０を０．４μｍ堆積する。この二酸化
珪素膜は、多結晶シリコン膜３を酸化することによって
も形成可能である。この二酸化珪素の膜厚はイオン注入
のマスク効果が得られる膜厚０．２μｍ以上で、加工精
度を低下しない範囲約０．６μｍ以下が適正である。次
にＣに示すように、フォトレジスト１１を用いて写真食
刻法により、二酸化珪素膜１０に電極パターンを転写す
る。次にｄのように、フォトレジスト１１を剥離した後
、二酸化珪素膜１０をマスクとして、平行平板型電極構
造を有するプラズマエツチング装置により、多結晶シリ
コン膜３をエツチングする。エツチングガスにＳＦ６と
Ｃ２Ｃ７！Ｆ５の混合ガスなどが用いられるが、フォト
レジストをマスクとしてエツチングした場合と異なり、
同様なエツチングにより、片側０．１〜０．４μｍの範
囲で任意にアンダーカットをつくることが可能である。
これは二酸化珪素膜の一部が同時にエツチングされ、二
酸化珪素より酸素が発生し、この効果により二酸化珪素
膜の下部の多結晶シリコンのエツチングがはやく進行し
、アンダーカットが生じるものである。アンダーカット
量はエツチングガス混合比、エツチング時間の変更によ
り、前記範囲で変更できる。フォトレジストを残置した
状態で同様に、多結晶シリコン膜をエツチングすると、
アンダーカット量は前記の約２分の１にすることができ
る。
酸化珪素より酸素が発生し、この効果により二酸化珪素
膜の下部の多結晶シリコンのエツチングがはやく進行し
、アンダーカットが生じるものである。アンダーカット
量はエツチングガス混合比、エツチング時間の変更によ
り、前記範囲で変更できる。フォトレジストを残置した
状態で同様に、多結晶シリコン膜をエツチングすると、
アンダーカット量は前記の約２分の１にすることができ
る。
次にヒ素イオンを加速電圧８０ｋｅｖで５×１０１５／
Ｃａ注入し、Ｎ注入層４を形成する。次にｅのように
、二酸化珪素膜１ｏを弗酸溶液で除去し、リンイオンを
加速電圧４０ ｋｅｙで６×１０ ／ｃ法圧入し、Ｎ−
注入Ｎ７を多結シリコン膜３に対して自己整合的に形成
できる。注入後、注入層のアニールを施し、ｆのように
、この上に気相成長法により二酸化珪素膜８を堆積し、
ｑのように、電極９の形成をし、保護膜を形成する。（
図中路）本実施例では、第２図ｅ中のＮ一層の幅ｙが０
．２μｍ。
Ｃａ注入し、Ｎ注入層４を形成する。次にｅのように
、二酸化珪素膜１ｏを弗酸溶液で除去し、リンイオンを
加速電圧４０ ｋｅｙで６×１０ ／ｃ法圧入し、Ｎ−
注入Ｎ７を多結シリコン膜３に対して自己整合的に形成
できる。注入後、注入層のアニールを施し、ｆのように
、この上に気相成長法により二酸化珪素膜８を堆積し、
ｑのように、電極９の形成をし、保護膜を形成する。（
図中路）本実施例では、第２図ｅ中のＮ一層の幅ｙが０
．２μｍ。
深さ０．１μｍ、Ｎ層深さ０．２６μｍである。この最
適値はゲート幅、ゲート酸化膜厚などによって異なる。
適値はゲート幅、ゲート酸化膜厚などによって異なる。
本発明に係る製造方法によって製造されたＭＯＳトラン
ジスタの素子特性を、従来方法によるものと比較した結
果を第３図に示した。これはドレーン電圧に対してゲー
ト電流（ドレーン。
ジスタの素子特性を、従来方法によるものと比較した結
果を第３図に示した。これはドレーン電圧に対してゲー
ト電流（ドレーン。
ゲートを同電位に保ち、ソースからゲート電極へ流れる
電流成分、単位は電流値ＩＧを実効チャンネル幅Ｗｅｆ
ｆで割ったものである。）の関係を調べたのであり、従
来法とほぼ同等の結果が得られており、基鈑電流につい
ても同様である。
電流成分、単位は電流値ＩＧを実効チャンネル幅Ｗｅｆ
ｆで割ったものである。）の関係を調べたのであり、従
来法とほぼ同等の結果が得られており、基鈑電流につい
ても同様である。
発明の効果
以上のように、本発明によれば、二酸化珪素膜をマスク
として、多結晶シリコン膜をプラズマエツチングするこ
とにより、二酸化珪素膜に対して再現性よく、０．１〜
０．４μｍの範囲で任意に多結晶シリコン膜のアンダー
カットを作ることが可能となり、このようにして作成さ
れた二酸化珪素膜をマスクとして使用することにより、
オフセット構造のドレインを有するＭＯＳ ）ランジス
タを容易に製造を行うことができる。
として、多結晶シリコン膜をプラズマエツチングするこ
とにより、二酸化珪素膜に対して再現性よく、０．１〜
０．４μｍの範囲で任意に多結晶シリコン膜のアンダー
カットを作ることが可能となり、このようにして作成さ
れた二酸化珪素膜をマスクとして使用することにより、
オフセット構造のドレインを有するＭＯＳ ）ランジス
タを容易に製造を行うことができる。
第１図ａ−ｇは従来のオフセットドレイン構造ヲ有スる
ＭＯＳ）ランジスタの製造工程順断面、第２図ａ％ｑは
本発明実施例の製造工程順断面図、第３図は従来方法及
び本発明に係る方法で製造したＭＯ３Ｉ−ランジスタの
特性比較結果を示す特性図である。 ３・・・・・・多結晶シリコン膜、１０・・・・・・二
酸化珪素膜、４・・・・・・Ｎ拡散層、７・・・・・・
Ｎ−拡散層。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第１図 第２図
ＭＯＳ）ランジスタの製造工程順断面、第２図ａ％ｑは
本発明実施例の製造工程順断面図、第３図は従来方法及
び本発明に係る方法で製造したＭＯ３Ｉ−ランジスタの
特性比較結果を示す特性図である。 ３・・・・・・多結晶シリコン膜、１０・・・・・・二
酸化珪素膜、４・・・・・・Ｎ拡散層、７・・・・・・
Ｎ−拡散層。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第１図 第２図
Claims (3)
- （１）半導体基板の主面にゲート絶縁膜及び多結晶シリ
コン膜を順次堆積した後、この多結晶シリコン膜に二酸
化珪素膜を形成する工程と、写真食刻法により電極パタ
ーンを前記二酸化珪素膜に転写し、この二酸化珪素膜を
マスクとして、前記多結晶シリコン膜をプラズマエッチ
ング法により、アンダーカットを生ぜしめる工程と、こ
の二酸化珪素膜をマスクとして、基板と反対の導電型を
有する不純物をイオン注入法により導入し、第１の不純
物拡散層を形成する工程と、前記二酸化珪素膜を除去し
た後、多結晶シリコン膜と自己整合的に、同基板と反対
の導電型を有する不純物イオンを注入することにより、
前記第１の不純物拡散層より低濃度の第２の不純物拡散
層を形成する工程とをそなえたことを特徴とする半導体
装置の製造方法。 - （２）多結晶シリコン膜のアンダーカット量が０．１か
ら０．４ミクロンであることを特徴とする特許請求の範
囲第１項に記載の半導体装置の製造方法。 - （３）不純物イオンがリンまたはヒ素からなることを特
徴とする特許請求の範囲第１項に記載の半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59219638A JPS6197974A (ja) | 1984-10-19 | 1984-10-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59219638A JPS6197974A (ja) | 1984-10-19 | 1984-10-19 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6197974A true JPS6197974A (ja) | 1986-05-16 |
Family
ID=16738660
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59219638A Pending JPS6197974A (ja) | 1984-10-19 | 1984-10-19 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6197974A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0573134A (ja) * | 1991-09-12 | 1993-03-26 | Ishikawajima Shibaura Mach Co Ltd | 遠隔操縦作業車の安全装置 |
| WO2013038665A1 (ja) * | 2011-09-16 | 2013-03-21 | 富士電機株式会社 | 内燃機関用点火装置 |
-
1984
- 1984-10-19 JP JP59219638A patent/JPS6197974A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0573134A (ja) * | 1991-09-12 | 1993-03-26 | Ishikawajima Shibaura Mach Co Ltd | 遠隔操縦作業車の安全装置 |
| WO2013038665A1 (ja) * | 2011-09-16 | 2013-03-21 | 富士電機株式会社 | 内燃機関用点火装置 |
| JPWO2013038665A1 (ja) * | 2011-09-16 | 2015-03-23 | 富士電機株式会社 | 内燃機関用点火装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5460983A (en) | Method for forming isolated intra-polycrystalline silicon structures | |
| JPH01274475A (ja) | 半導体装置の製造方法 | |
| JP3314683B2 (ja) | 半導体装置の製造方法 | |
| US5523605A (en) | Semiconductor device and method for forming the same | |
| JPS6197974A (ja) | 半導体装置の製造方法 | |
| JP3257317B2 (ja) | 半導体装置の製造方法 | |
| JPH06268057A (ja) | 半導体装置の製造方法 | |
| JPS59161870A (ja) | 半導体装置の製造方法 | |
| JPS62285468A (ja) | Ｌｄｄ電界効果トランジスタの製造方法 | |
| JPH0311639A (ja) | 半導体装置の製造方法 | |
| US5284793A (en) | Method of manufacturing radiation resistant semiconductor device | |
| JPS6057671A (ja) | 半導体装置の製造方法 | |
| JP3371600B2 (ja) | Ｍｉｓトランジスタの製造方法 | |
| JPS60134469A (ja) | 半導体装置の製造方法 | |
| JPH0521454A (ja) | 半導体装置の製造方法 | |
| JPS63241965A (ja) | 絶縁ゲ−ト型電界効果トランジスタおよびその製造方法 | |
| JPH0590574A (ja) | 半導体装置 | |
| JPH01143358A (ja) | Ｍｏｓ型半導体集積回路装置の製造方法 | |
| JPH0479336A (ja) | 半導体装置の製造方法 | |
| JPH027558A (ja) | 半導体装置およびその製造方法 | |
| JPH0964343A (ja) | 半導体装置の製造方法 | |
| JPH02218164A (ja) | Ｍｉｓ型電界効果トランジスタ | |
| JPH01175770A (ja) | 半導体装置の製造方法 | |
| JPS60133755A (ja) | 半導体装置の製造方法 | |
| JPS6147670A (ja) | 半導体装置の製造方法 |