[go: up one dir, main page]

JPS6196737A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS6196737A
JPS6196737A JP59216443A JP21644384A JPS6196737A JP S6196737 A JPS6196737 A JP S6196737A JP 59216443 A JP59216443 A JP 59216443A JP 21644384 A JP21644384 A JP 21644384A JP S6196737 A JPS6196737 A JP S6196737A
Authority
JP
Japan
Prior art keywords
organic film
pattern
film
vacuum chamber
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59216443A
Other languages
English (en)
Inventor
Tsuneo Atsumi
厚見　恒夫
Shunichi Kai
開　俊一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP59216443A priority Critical patent/JPS6196737A/ja
Priority to EP85113140A priority patent/EP0178654A3/en
Publication of JPS6196737A publication Critical patent/JPS6196737A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/039—Macromolecular compounds which are photodegradable, e.g. positive electron resists
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Drying Of Semiconductors (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の技術分野］ この発明は半導体装置の製造方法に関し、更に詳細には
レジストを使用せずに半導体装置を製造することのでき
る新規な半導体５ｉｉｉｉ！製造方法に関するものであ
る。
［発明の技術的背景〕 従来実用化されている半導体装置のパターニング方法に
は光露光方法と電子ビーム露光方法によるレジストパタ
ーン形成工程が不可欠であった。
［背景技術の問題点］ 前記二つの方法ではレジストを使用するので、露光前に
は密着向上前処理やプリベークの工程が、また露光後に
は現像や洗浄（定着）の工程とボストベークの工程とが
必要であり、従って従来のパターニング方法は非常に長
い工程から成っているこのため、半導体装置の製造コス
トを大幅に低減　　　　゛させたり、或いは半導体装置
の生産能率を大幅に向上させることは困難であった。
また、前記従来方法ではバターニングの精度がレジスト
によって大きく左右されるので特別に設計されたレジス
トが必要であり、また露光にはマスクやアライナ−又は
電子線描画装置など多くの高価な設備が必要であるため
、原材料や設備の点においても前記従来方法では半導体
装置の製造コストを大幅に低減しうる可能性はほとんど
なかった、 ［発明の目的］ この発明の目的は、前記のごとき問題点を解決し、半導
体装置の製造コストを大幅に低減することができるとと
もに生産能率を大幅に向上することができる新規なバタ
ーニングによる半導体装置製造方法を提供することであ
る。
［発明の概要〕 この発明による方法は、半導体基板の表面に形成した非
感光性の有ｔｉ膜に対してエキシマレーザ−ビームをマ
スクなしで走査して該有機膜を所定の回路パターンに沿
って焼き切ることにより乾式に有機膜パターンを形成し
、該有機膜パターンをマスクとして該半導体基板に該回
路パターンをエツチングしたり、又は該有！ＩＮ！パタ
ーンを絶縁膜とした半導体装置を製造することを特徴と
するものである。　この発明の方法ではレジスト及びマ
スクを使用しないのでレジスト及びマスク並びに現像液
と洗浄液等の原材料コストを大幅に低減でさるとともに
現像及び洗ｒｐ工程がないので製造設備費を大幅に低減
でき、更に製造工程が著しく短縮されるため生産能率が
向上する等の種々の効果が期待できる。
エキシマレーザ−ビーム（波長１００〜３００ｒｖ　）
を酸素雰囲気中に照射すると、酸素ラジカルやオゾンが
発生し、この酸素ラジカルやオゾンによって有機膜（一
般構造式ＣｘＨｙ）の炭素原子が酸化されて有機膜のレ
ーザービーム照射部分が焼き切られてパターンが形成さ
れるが、本発明方法はこのような現象を利用したもので
ある。
［発明の実施例］ この発明は例えば次のような実施態様によって実施する
ことができる。
実施例　１ Ｓｉ半導体基板の表面に有機膜仁してポリイミド膜を１
〜２μ腸の厚さに均一にコーティングした後、熱硬化さ
せる。　この半導体基板を真空苗に収容し、該真空室内
の圧力を１ｏ−１ｔｏｒｒまで下げた後、該真空室内に
０２ガスを導入して該真空室を所定の負圧に保つ。　こ
の状態で該ポリイミド膜の表面をエキシマレーザ−ビー
ムでコンピュータ制御の走査をして所定の回路パターン
に沿って該ポリイミド膜を焼き切り、（レーザービーム
走査跡を灰化し）これにより所定の回路パターンの有機
膜パターンを形成する。　そしてこの有機膜パターンを
フィールド絶縁膜もしくはＪｉ１間絶縁腹として半導体
装置を製造する。
実施例　２ 表面に酸化膜を形成したＳｉ半導体基板に非感光性有機
膜を所定厚さに均一にコーティングした後、該有ｔｌＩ
Ｍを硬化させる。　この半導体基板を真空室に収容し、
該真空室の圧力を１０−’　ｔｏｒｒまで下げた後、該
真空室内に０．ガスを導入して該真空室を所定の負圧に
保つ。　この状態で該有機膜の表面をエキシマレーザ−
ビームで走査して所定の回路パターンに沿って該有機膜
を焼き切り、有機膜パターンを形成する。　そして、こ
の有機膜パターンをマスクとしてその下の酸化膜をエツ
チングした後、該有は膜を剥離し、酸化膜パターンを形
成して該酸化膜パターンの上に配線等の形成を行って半
導体装置とする。　従ってこの実施例では、有機膜が従
来のレジストと同じ役割をするだけであるから、絶縁膜
である必要はない。
［発明の効果］ 以上に明らかにしたように、この発明の方法によれば、
レジスト、マスク、現像剤、洗浄剤（定着剤）等の原材
料が不要になるほか、マスク合せ式露光装置や現像装置
等の設備機器が不要になり、また製造工程においても現
像及び洗浄工程がなくなるため半導体装置の製造コスト
を大幅に低減することができるばかりでなく、製造工程
の短縮化によって半導体装置の生産能率と製造歩留りを
向上させることができるという効果が得られる。

Claims (1)

    【特許請求の範囲】
  1. １　半導体基板の表面に非感光性の有機膜を形成し、酸
    素雰囲気中で該有機膜の表面にエキシマレーザービーム
    を所定の回路パターンに基いて走査して該有機膜を該回
    路パターンに沿つて灰化し焼き切ることにより有機膜パ
    ターンを形成し、該有機膜パターンを利用して該半導体
    基板への該回路パターンの転写又は該半導体基板上の絶
    縁膜パターンの形成を行うことを特徴とする半導体装置
    の製造方法。
JP59216443A 1984-10-17 1984-10-17 半導体装置の製造方法 Pending JPS6196737A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP59216443A JPS6196737A (ja) 1984-10-17 1984-10-17 半導体装置の製造方法
EP85113140A EP0178654A3 (en) 1984-10-17 1985-10-16 Method of manufacturing a semiconductor device comprising a method of patterning an organic material

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59216443A JPS6196737A (ja) 1984-10-17 1984-10-17 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS6196737A true JPS6196737A (ja) 1986-05-15

Family

ID=16688614

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59216443A Pending JPS6196737A (ja) 1984-10-17 1984-10-17 半導体装置の製造方法

Country Status (2)

Country Link
EP (1) EP0178654A3 (ja)
JP (1) JPS6196737A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03504299A (ja) * 1988-03-22 1991-09-19 ブリテツシュ・テレコミュニケイションズ・パブリック・リミテッド・カンパニー エッチング方法
JPH06102410A (ja) * 1992-09-21 1994-04-15 Matsushita Electric Ind Co Ltd パターン形成方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1196447B (it) * 1986-07-03 1988-11-16 Montedison Spa Procedimento di fotoablazione di rivestimenti superficiali a base di materiale polimerico
US4888203A (en) * 1987-11-13 1989-12-19 Massachusetts Institute Of Technology Hydrolysis-induced vapor deposition of oxide films
US5310624A (en) * 1988-01-29 1994-05-10 Massachusetts Institute Of Technology Integrated circuit micro-fabrication using dry lithographic processes
DE69132523D1 (de) * 1990-05-09 2001-03-08 Canon Kk Erzeugung von Mustern und Herstellungsverfahren für Halbleiteranordnungen mit diesem Muster
US7485237B2 (en) * 2004-07-14 2009-02-03 Decoro Art Stone Method and apparatus for stone engraving

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03504299A (ja) * 1988-03-22 1991-09-19 ブリテツシュ・テレコミュニケイションズ・パブリック・リミテッド・カンパニー エッチング方法
JPH06102410A (ja) * 1992-09-21 1994-04-15 Matsushita Electric Ind Co Ltd パターン形成方法

Also Published As

Publication number Publication date
EP0178654A3 (en) 1988-11-23
EP0178654A2 (en) 1986-04-23

Similar Documents

Publication Publication Date Title
JP2919004B2 (ja) パターン形成方法
JPH033378B2 (ja)
JPS5473578A (en) Pattern exposure method of semiconductor substrate and pattern exposure apparatus
JPS6196737A (ja) 半導体装置の製造方法
JPH0222894A (ja) 基板上にポリイミド・パターンを形成する方法
JPS5797626A (en) Manufacture of semiconductor device
JPS5633827A (en) Photo etching method including surface treatment of substrate
JPS63133629A (ja) 集積回路装置の製造方法
JP2011150202A (ja) 多階調露光マスク
JPS63215040A (ja) レジストのハ−ドニング方法
JP2722491B2 (ja) レジスト処理方法
JPH0452644A (ja) 多層レジストパターン形成方法
KR100399924B1 (ko) 반도체소자의패턴형성방법
JPH05234957A (ja) 半導体装置の製造方法
JPH01192116A (ja) パターン形成方法
JPH03249658A (ja) 多層レジストパターン形成方法
KR100215899B1 (ko) 반도체 소자의 콘택 형성방법
JPS61230140A (ja) 有機シリコ−ン系遠紫外線感光性レジスト
CN113311660A (zh) 掩模基版的制作方法及具有等离子体加热装置的涂胶设备
JPH01137634A (ja) 半導体装置の製造方法
JPS5645028A (en) Preparation of semiconductor device
JPS5941835A (ja) レジスト剥離方法
JPS6237778B2 (ja)
JPH04127149A (ja) ホトマスク及びその製造方法
JPH0313949A (ja) レジストパターンの形成方法