JPS6180348A - Bus switching device - Google Patents
Bus switching deviceInfo
- Publication number
- JPS6180348A JPS6180348A JP59200386A JP20038684A JPS6180348A JP S6180348 A JPS6180348 A JP S6180348A JP 59200386 A JP59200386 A JP 59200386A JP 20038684 A JP20038684 A JP 20038684A JP S6180348 A JPS6180348 A JP S6180348A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- signal
- computer
- switching device
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
- Bus Control (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は2台以上の計算機と1台あるいは複数台の入
出力装置とがバスによって接続されるシステムにおける
計算機と入出力装置との間の接続を切換えるバス切換装
置に関するものである。[Detailed Description of the Invention] [Field of Industrial Application] This invention relates to a system in which two or more computers and one or more input/output devices are connected by a bus. This invention relates to a bus switching device that switches connections.
複数台の計算機および複数台の入出力装置から構成され
る計算機システムにおいては、各装置を有機的に結合し
、効率よく前記計算機システムを運用していくためにバ
ス切換装置が用いられる。In a computer system composed of a plurality of computers and a plurality of input/output devices, a bus switching device is used to organically connect each device and operate the computer system efficiently.
この種のバス切換装置としては、処理能力の向上および
信頼性向上の目的で、複数台の計算機と共有の入出力装
置との間のバスを切換えるもの、あるいは、経済的な見
地および設置スペースの節約の見地から、高価で使用頻
度の低い入出力装置を各計算機で共用するためにバスを
切換えるものなどがある。This type of bus switching device switches the bus between multiple computers and shared input/output devices for the purpose of improving processing power and reliability, or it is used from an economic standpoint and installation space. From the standpoint of saving money, some computers switch buses in order to share expensive and infrequently used input/output devices with each computer.
この種のバス切換装置は、あるl系統の計算機システム
で稼動していた入出力装置を新たに導入した別系統の計
算機システムでも共用して使おうとする時に、必要とな
ってくる場合が多い。そして、既存の計算機システムで
は、バス切換装置が接続されていても、ソフトウェアの
変更が生じないことが必要条件となっており、また、バ
ス切換装置は手動で切換えるようにすることが基本的な
構成となっている。This type of bus switching device is often required when an input/output device that has been operating in one computer system is to be shared with a newly installed computer system in another system. In existing computer systems, even if a bus switching device is connected, the software must not be changed, and the basic requirement is to switch the bus switching device manually. The structure is as follows.
第3図には、従来のバス切換装置を用いた計算機システ
ム構成図が示されている。この第3図において、(1)
はバス切換装置、(2)は共用の入出力装置。FIG. 3 shows a configuration diagram of a computer system using a conventional bus switching device. In this Figure 3, (1)
is a bus switching device, and (2) is a shared input/output device.
(S)は計算機A、(7)は計算機B 、 (、?)は
入出力装置−)へのバスC、(7)は計算機A (&)
からのバスA、(ざ)は計算機B (?)からのバスB
、 (4’)は手動切換手段であるバス切換スイッチ
、(q)はバス切換制御回路、すなわち制御手段である
。(S) is computer A, (7) is computer B, (,?) is bus C to input/output device -), (7) is computer A (&)
Bus A from (za) is computer B Bus B from (?)
, (4') is a bus changeover switch which is a manual changeover means, and (q) is a bus changeover control circuit, that is, a control means.
このような構成のものにおいて、バス切換装置(1)は
手動操作で共用の入出力装置(,2)のバスC(3)を
スイッチ手段(4’)によって計算機A (j)のバス
A(6)に接続するか、計算機B(7)のバスB (f
f)に接続するかをバス切換制御回路(9)で切換える
ようにされている。In such a configuration, the bus switching device (1) manually switches the bus C(3) of the shared input/output device (, 2) to the bus A( of the computer A(j)) using the switch means (4'). 6) or bus B (f
A bus switching control circuit (9) is used to select whether to connect to f).
上記されたように、従来のバス切換装置は単に手動によ
る切換機能を有するだけであり1例えば。As mentioned above, conventional bus switching devices only have a manual switching function, e.g.
自系統の計算機システムを稼動させようとする場合に、
バス切換装置のスイッチが他系統の計算機システムの側
にセットされているものとすると。When trying to operate your own computer system,
Assume that the switch of the bus switching device is set to the computer system side of another system.
この他系統の計算機システムの電源は投入されておらず
、したがってこれが稼動せず、使用されることがないに
もかかわらず、入出力装置はバス切換装置によって前記
他系統の計算機システム側に接続されており、これを手
動操作で切換える必要があるという問題点があった。ま
た1例えば、自系統の計算機システムが稼動中であり、
他系統の計算機システムは稼動中でない場合には、バス
切換装置のスイッチを誤って操作したときに、接続・さ
れている入出力装置と自系統の計算機システムとの接続
が断たれ、障害を引き越す恐れがあるという問題点もあ
った。The input/output device is connected to the computer system of the other system by the bus switching device, even though the computer system of the other system is not powered on and therefore is not in operation or used. There was a problem in that it required manual switching. For example, if the own computer system is in operation,
If the computer system of another system is not in operation, if the switch of the bus switching device is operated incorrectly, the connection between the connected input/output device and the computer system of the own system will be severed, causing a failure. There was also the problem that there was a risk of overshooting.
この発明は、上記された従来のバス切換装置における問
題点を解決するためになされたもので。This invention was made to solve the problems in the conventional bus switching device described above.
各計算機システムの状態を監視する監視手段を設け、バ
ス切換装置の切換手段が、稼動していない計算機システ
ムの側には接続されないようにしたバス切換装置を提供
することを目的とするものである。The object of the present invention is to provide a bus switching device that includes a monitoring means for monitoring the status of each computer system and prevents the switching means of the bus switching device from being connected to a computer system that is not in operation. .
この発明によるバス切換装置は、共用の入出力装置との
接続の対象にされる計算機の状態を監視手段を設けて構
成されたものである。The bus switching device according to the present invention is constructed by providing means for monitoring the state of a computer to be connected to a shared input/output device.
この発明のバス切換装置を用いた計算機システムにおい
ては、対象となる計算機の状態が前記バス切換装置内に
設けられた監視手段によって監視され、この監視結果を
表わす状態と、計算機番人出力装置間の接続を切替える
ための手動切換手段(4’)
の動作状態との間で所定の論理的関係が成立したときに
、目的とする切換操作が実施される。In the computer system using the bus switching device of the present invention, the state of the target computer is monitored by the monitoring means provided in the bus switching device, and the state representing the monitoring result and the computer keeper output device are connected to each other. When a predetermined logical relationship is established between the manual switching means (4') and the operating state of the manual switching means (4') for switching the connection, the intended switching operation is carried out.
以下、この発明の実施例であるバス切換装置を。 Below, a bus switching device that is an embodiment of this invention will be described.
第1図および゛第一図を参照して説明する。This will be explained with reference to FIG. 1 and FIG.
先ず、第1図についてみると、これは、この発明による
バス切換装置を用いてなる計算機システムの構成を例示
するブロック図である。なお、この第1図において、第
3図と同一符号のものは同一または相当部分を示すもの
である。この第1図において、(コl)は計算機A (
、t)の状態監視信号A。First, referring to FIG. 1, this is a block diagram illustrating the configuration of a computer system using a bus switching device according to the present invention. Note that in FIG. 1, the same reference numerals as in FIG. 3 indicate the same or corresponding parts. In this Figure 1, (col) is computer A (
, t) state monitoring signal A.
(コ2)は前記状態監視信号A(コl)を監視する状態
監視回路(監視手段)A、(2,y)は計算機(7)の
状態監視信号B、(コlI)は前記状態監視信号B(λ
3)を監視する状態監視回路(監視手段)Bである。(2) is a status monitoring circuit (monitoring means) A that monitors the status monitoring signal A (1), (2, y) is the status monitoring signal B of the computer (7), (1I) is the status monitoring circuit Signal B(λ
3) is a state monitoring circuit (monitoring means) B that monitors.
次に、第一図は、第1図におけるバス切換装置(1)の
構成を詳細に例示する回路図である。この第2図におい
ては1回路図の繁雑さを避けるために各バスは入力信号
線と出力信号線の各1本を取上げて示しである。この第
2図においても、第1図または第3図と同一符号のもの
は同一または相当部分を示すものである。Next, FIG. 1 is a circuit diagram illustrating the configuration of the bus switching device (1) in FIG. 1 in detail. In FIG. 2, each bus is shown with one input signal line and one output signal line, in order to avoid the complexity of one circuit diagram. In FIG. 2 as well, the same reference numerals as in FIG. 1 or 3 indicate the same or corresponding parts.
状態監視信号(コ/)、(23)はそれぞれ計算機A
(S)およびB (?)の電源が投入され、正常に稼動
中であることを示″f信号であって1例えば、それぞれ
に、バスA(6)上のクロック信号A、バスB (ff
)上のクロック信号Bであってもよい。The status monitoring signal (co/) and (23) are each from computer A.
(S) and B (?) are powered on and are operating normally. For example, the clock signal A on bus A (6) and the clock signal on bus B (ff
) may be the clock signal B on the top.
状態監視回路(,22)、(コll)はそれぞれクロッ
ク信号A(コ/)、クロック信号B(x3)を検知して
計算機A (、t)が有効に稼動中であることを示すA
OK信号、計算機、B(7)が有効に稼動中であること
を示すBOXに信号を出力する回路であって、例えばク
ロック信号をトリガとしてクロック周期より長いパルス
を出力するように時定数が設定された再トリガ可能なワ
ンショットで構成されている。したがって、ワンショッ
トA(j、2)はクロック信号A(:Xt)が入力され
ると、AOK 8号を出力し、ワンショット・パルス幅
より長い時間クロック信号が中断するまでAOK信号の
出力状態を維持する。The status monitoring circuits (,22) and (coll) detect the clock signal A (co/) and the clock signal B (x3), respectively, and indicate that the computer A (,t) is operating effectively.
A circuit that outputs a signal to the box indicating that the OK signal, calculator, and B(7) are operating effectively, and the time constant is set to output a pulse longer than the clock cycle, for example, using a clock signal as a trigger. Consists of retriggerable one-shots. Therefore, when one shot A (j, 2) receives clock signal A (: maintain.
ワンショットB (,24A)も同様に動作してBOX
に信号を出力する。(31)はセットとリセットとの入
力端子を持ち、バスA (A)とバスC(3)との接続
を制御するフリップ呻フロップFFAで、その出力信号
であるAON @号は、論理″l”で接続を指示し。One shot B (, 24A) operates in the same way and the BOX
Outputs a signal to. (31) is a flip-flop FFA that has set and reset input terminals and controls the connection between bus A (A) and bus C (3), and its output signal AON @ is a logic ” to instruct the connection.
論理″′θ″で切離しを指示する。同様に(3コ)はバ
スB (g)とバスC(3)との接続を制御てるフリッ
プ拳フロップFFBで、B ON信号を出力する。なお
。The logic ``'θ'' indicates separation. Similarly, (3) is a flip-flop FFB that controls the connection between bus B (g) and bus C (3), and outputs a B ON signal. In addition.
FFA(、?/)、FFB(、?、2)とも、セット信
号とリセット信号とが同時に入力された場合には、リセ
ット信号が優先される。(、?、?)、(、?ダ) 、
(、y 、t)、(、yA)はバスのドライバであり
、 AON信号でドラ−f ハ(33)と(3q)とが
ONされて、バスA (A)とバスC(3)とが接続さ
れ、また、BON信号でドライバ(3り)と(3t)と
がONされて、バスB (t)と(3)とが接続される
。For both FFA (, ?/) and FFB (, ?, 2), when a set signal and a reset signal are input at the same time, the reset signal takes priority. (,?,?), (,?da),
(, y, t), (, yA) are bus drivers, and the AON signal turns on driver f (33) and (3q), and the bus A (A) and bus C (3) are turned on. Also, the BON signal turns on drivers (3) and (3t), and buses B (t) and (3) are connected.
(3り)はFFA(、?/)のセットを制御するAND
ゲートであり、(3g)はFFB(32)のセットを制
御するANDゲートである。(3) is an AND that controls the set of FFA (,?/)
(3g) is an AND gate that controls the set of FFB (32).
(39)はFFA(、?/)のリセットを制菌するOR
ゲートであり、(lIo)はFF’B(、?コ)のリセ
ットを制御するORゲートである。(39) is an OR that suppresses the reset of FFA (,?/)
(lIo) is an OR gate that controls the reset of FF'B (, ?).
スイッチ(4’)は、計算機A (j)側に入出力装置
(コ)を接続させる信号を出力する接点部(4(a)と
計算機B(7)側に入出力装置(:2)を接続させる信
号を出力する接点部(Ilb)からなるモーメンタリの
スイッチで、押圧操作によって対応の接点部が開き、所
定の接続指示の信号を発生する。The switch (4') connects the input/output device (:2) between the input/output device (4(a)) and the input/output device (2) on the computer B (7) side. This is a momentary switch consisting of a contact section (Ilb) that outputs a connection signal.When pressed, the corresponding contact section opens and generates a predetermined connection instruction signal.
(lIl)は接点部(4Ia)からの接続指示の信号を
ゲートするANDゲートで、AOK信号が論理“l”の
ときに、前記接続指示信号がこのANDゲート(ダl)
を通り、更にORゲー) (tIO’)を通ってFFB
(、?コ)をリセットさせる。(lIl) is an AND gate that gates the connection instruction signal from the contact part (4Ia), and when the AOK signal is logic "L", the connection instruction signal is
, and further OR game) (tIO') to FFB
(,?ko) is reset.
(4Iコ)は接点部(4th)からの接続指示の信号を
ゲートするANDゲートで、 BOK信号が論理″l″
のときに、前記スイッチの接続指示信号がこのANDゲ
ート(クコ)を通り、更にORゲート(39)を通って
FFA(3/)をリセットさせる。(4I) is an AND gate that gates the connection instruction signal from the contact part (4th), and the BOK signal is logic "1".
At this time, the connection instruction signal of the switch passes through this AND gate (Kuco) and further passes through the OR gate (39) to reset the FFA (3/).
次に、上記のように構成されたこの発明によるバス切換
装置の動作について説明する。Next, the operation of the bus switching device according to the present invention configured as described above will be explained.
(L)
先ず、計算機A (r)およびB(7)が電源オフの状
態においては、クロック信号A (2/)およびB(コ
3)は存在せず、ワンショットA(22)の出力AOK
信号およびワンショットB(a4りの出力BOX信号
は共に論理1θ”となっている。AOK信号の反転信号
はORゲート(39)を通ってFFA(、?/)をリセ
ットし、BOX信号の反転信号はORゲート(41o)
を通ってFFB(、?、2)をリセットしており、 A
ON信号およびBON信号はいずれも論理”θ”の状態
にある。このため、バスのドライバ(3J) 、 (3
4t) 、 (:ts)。(L) First, when computers A (r) and B (7) are powered off, clock signals A (2/) and B (3) do not exist, and the output AOK of one shot A (22)
The output BOX signal of the signal and one-shot B (a4) are both logic 1θ". The inverted signal of the AOK signal passes through the OR gate (39), resets the FFA (,?/), and the inverted BOX signal. The signal is an OR gate (41o)
The FFB(,?,2) is reset through A.
Both the ON signal and the BON signal are in the logic "θ" state. Therefore, bus drivers (3J), (3
4t), (:ts).
(36)はいずれもオフ状態で、バスc(3)はバスA
(A)VCもバスB(ざ)にも接続されない切断状態に
ある。(36) are both off, and bus c (3) is bus A.
(A) It is in a disconnected state where it is not connected to either VC or bus B.
ここで、計算機A (j)の電源が投入されると、クロ
ック信号A (:l/)がワンショットAnコ)に入力
され、AOK信号が論理”l”となって、FFA(、?
/)のリセット状態が解除されると同時に、ANDゲー
ト(3り)を通してFFA(、?/)がセットされる。Here, when the computer A (j) is powered on, the clock signal A (:l/) is input to the one-shot Anko), the AOK signal becomes logic "l", and the FFA (,?
At the same time that the reset state of /) is released, FFA (,?/) is set through the AND gate (3).
FFA(31)がセットされると、AON信号が論理″
′l”となって出力され、バスのドライバ(、?、?)
、(、?りがオンとなって、バスA(6)とバスC(3
)が論理的に接続状態となる。When FFA (31) is set, the AON signal becomes logic
'l' is output and the bus driver (,?,?)
,(,? is turned on, bus A (6) and bus C (3
) is logically connected.
このようにして、電源が投入された計算機A (j−)
に入出力装置(2)が自動的に接続されると同時にAO
N信号の反転信号がANDゲー) (3g)に入力され
、計算機B(7)がその後に電源が投入されてBC)K
信号が出力されても、ANDゲート(3g)の論理条件
が充たされないことがらFFB(、y2)はセットされ
ず、バス切換装置はバスA(6)とノくスC(3)の接
続状態を維持する。In this way, computer A (j-) is powered on.
When the input/output device (2) is automatically connected to the AO
The inverted signal of the N signal is input to the AND game) (3g), and the computer B (7) is then powered on and becomes BC)K.
Even if the signal is output, the logic condition of the AND gate (3g) is not satisfied, so FFB (, y2) is not set, and the bus switching device connects bus A (6) and node C (3). maintain the condition.
また、計算機B(7)の電源が投入されない状態におい
ては、BOX信号が論理”O”であり、このときに接点
部(lIb)を操作してもANDゲート(4’コ)の論
理条件が充たされず、したがって、FFA(,7/)が
リセットされることもなくバスA(6)とノ(スC(3
)の接続状態を維持する。In addition, when the power of computer B (7) is not turned on, the BOX signal is logic "O", and even if the contact part (lIb) is operated at this time, the logic condition of the AND gate (4') is not changed. bus A (6) and bus C (3
) stay connected.
次に、バスA(6)とバスC(3)とが接続されている
状態で計算機B(ワ)が電源投入され、入出力装置(:
2)を計算機B(7)側に接続したい場合、すなわちノ
くスC(3)をバスB (g)に接続したい場合は、接
点部(llb)を操作すればよい。接点部(llb)の
信号は、 BOX信号が計算機B (7)の電源投入に
より論理″l″となっているので、AODゲート(lコ
)を通して。Next, computer B (wa) is powered on with bus A (6) and bus C (3) connected, and the input/output device (:
If you want to connect 2) to computer B (7), that is, if you want to connect node C (3) to bus B (g), just operate the contact part (llb). The signal of the contact part (llb) is passed through the AOD gate (lb) because the BOX signal has become logic "l" when the computer B (7) was powered on.
FFA(、?/)をリセットする。これkより、AON
信号は論理“o”となってバスA (AIとバスC(3
)が切離され、AON信号の反転信号が入力されている
ANDゲー) (3g’)を通してBOX信号がFFB
(、?コ)のセット端子に入力され、FFB(、?、2
)がセットされてBON信号は論理”l”にされる。そ
して、 BON信号が論理”・l”になれば、バスのド
ライバ(33)と(36)とがオンにされて、バスB
(ff)とバスC(、?)とは接続状態にされる。Reset FFA (,?/). From this k, AON
The signal becomes logic “o” and connects bus A (AI and bus C (3
) is separated and the inverted signal of the AON signal is input.The BOX signal is input to FFB through (3g').
(,?ko) is input to the set terminal of FFB(,?,2
) is set and the BON signal becomes logic "L". Then, when the BON signal becomes logic "L", the bus drivers (33) and (36) are turned on, and the bus B
(ff) and bus C (,?) are brought into a connected state.
以上のシーケンスで接点部(+b)を操作することによ
り、バスC(、?)はバスA(6)からバスB (f)
に接続が切換えられる。By operating the contact part (+b) in the above sequence, bus C (,?) is changed from bus A (6) to bus B (f).
The connection is switched to
同様にして、バスB (g)からバスA(6)に接続を
切換えることは、接点部(41a)を操作することによ
って行われる。Similarly, switching the connection from bus B (g) to bus A (6) is performed by operating the contact portion (41a).
計算機A (、t)およびB(7)が共に電源がオンに
されて、AOK信号およびBOX信号が論理″l”であ
る時には、ANDゲート(41t)、(グコ)がスイッ
チ(4’3がらの接続指示信号を通すことができるため
1手動による切換えを必要に応じて任意に行うことかで
飲る。When computers A (, t) and B (7) are both powered on and the AOK and BOX signals are logic "1", the AND gate (41t), (guco) turns on the switch (4'3). Since it is possible to pass the connection instruction signal from the main unit, manual switching can be performed arbitrarily as needed.
更に、前記された状態でバスC(3’JがバスA (A
)に接続されている時には、計算機A (51の電源が
オフにされるとクロック信号A(,2/)がなくなり、
AOKイa号は論理”o ”となり、その反転信号がO
Rゲ−) (、?9)を通ってFFA(3/)がリセッ
トされ。Furthermore, in the above state, bus C (3'J is bus A (A
), when the computer A (51) is powered off, the clock signal A(,2/) disappears,
AOK No. a becomes logic “o” and its inverted signal becomes O.
FFA (3/) is reset through (,?9).
AON信号が論理″′0”となることによりバスC(3
)とバスA(6)は切離される。これと同時に、前記A
ON信号の反転信号がANDゲート(3g)に入力され
、BOX4g号との論理条件が充たされてFF’B(J
t2)がセットされ、B ON信号が論理”l″にされ
て。When the AON signal becomes logic ``0'', the bus C (3
) and bus A (6) are separated. At the same time, the A
The inverted signal of the ON signal is input to the AND gate (3g), the logic condition with BOX 4g is satisfied, and FF'B (J
t2) is set, and the BON signal is made logic "1".
バスC(3)はバスB(ざ)に接続される。Bus C(3) is connected to bus B(Z).
すなわち、このバス切換装置は動作停止中の計算機側に
は接続されないように制御されるので。In other words, this bus switching device is controlled so that it is not connected to a computer that is not operating.
例えば、計算機A(5)の電源オフによって、入出力装
置(2)は自動的に計算機B(7)の側に切換えられて
接続されることになる。For example, when computer A (5) is powered off, the input/output device (2) is automatically switched to and connected to computer B (7).
なお、上記実施例では計算機の状態監視信号と(lコ) してクロック信号が使用されるものを示したが。In addition, in the above embodiment, the computer status monitoring signal and (1) I have shown what the clock signal is used for.
計算機の電子回路用電源に関する信号でもよく。It may also be a signal related to the power supply for the computer's electronic circuit.
また、バス上のいずれかの信号であってもよい。Alternatively, it may be any signal on the bus.
また、上記実施例では、バス切換え回路として電子回路
による切換え回路を示したが、リレー等による機械的な
切換え回路でもよい。Further, in the above embodiment, a switching circuit using an electronic circuit is shown as the bus switching circuit, but a mechanical switching circuit using a relay or the like may be used.
以上説明されたように、この発明によれば、計算機の状
態を監視する監視手段をバス切換装置内に設げ、この監
視手段の信号によって動作停止中の計算機には入出力装
置が接続されないようにバス切換を制御するように構成
したので、システムの立上がり時には、最初に立上った
計算機側に入出力装置が接続され、後から立上った計算
機は先の接続状態を維持し、また、切換えスイッチは。As explained above, according to the present invention, a monitoring means for monitoring the status of a computer is provided in the bus switching device, and a signal from the monitoring means prevents input/output devices from being connected to a computer that is not operating. Since the configuration is configured to control bus switching, when the system starts up, the input/output device is connected to the computer that started up first, and the computer that started up later maintains the previous connection state, and , the changeover switch.
一系統以上の割算機が立上っているときに、その計算機
間でのみ切換えができるよ、うにされる。更に、接続さ
れている計算機がダウンしたときは。When one or more systems of dividers are running, switching can only be performed between the dividers. Furthermore, when the connected computer goes down.
正常な計算機側に自動的に切換えることもできる。It is also possible to automatically switch to the normal computer side.
これらの機能により、バス切換スイッチ操作簡酪化およ
び誤操作防止に効果がある。These functions are effective in simplifying bus selection switch operation and preventing erroneous operation.
更に、既存の計算機システムに組込まれて稼動していた
入出力装置を、新たに導入した計算機においても共用す
る場合についても既存の計算機システムのソフトウェア
に変更を生じさせることなく、対象とする計算機の状態
に依存して自動的な切換え制御が行われる効果がある。Furthermore, when an input/output device that has been incorporated and operated in an existing computer system is to be shared with a newly introduced computer, the software of the target computer can be changed without making any changes to the software of the existing computer system. This has the effect that automatic switching control is performed depending on the state.
第1図は、この発明によるバス切換装置を用いた計算機
システムの構成を例示するブロック図。
第2図は、庚1図ICおけるバス切換装Uの構成を例示
する回路図、第3図は、従来のバス切換装置を用いた計
算機システムの構成を例示するブロック図である。4
1・・バス切換装置、コー・入出力装置、3゜6、ざ・
・ハス、左、7・φ計算機、ダ・・手動切換手段1.2
−、コlIψ・監視手段、9・・制御手段。
革1図
1 ; パス士刀撲庫乞yv2
2°入出力硬置
3 ° へ゛スC
4゛ ハ”入す刀MQ入イ・、、−5−(+1力士刀ヤ
(↑没)5 :@−r v@A
6 : バスA
7 ; 言f害1臂受B
8 、 ハ“スBFIG. 1 is a block diagram illustrating the configuration of a computer system using a bus switching device according to the present invention. FIG. 2 is a circuit diagram illustrating the configuration of the bus switching device U in the IC, and FIG. 3 is a block diagram illustrating the configuration of a computer system using the conventional bus switching device. 4 1...Bus switching device, code/input/output device, 3゜6,za...
・Lotus, left, 7・φ calculator, da...Manual switching means 1.2
9. Control means. Leather 1 Figure 1 ; Pass wrestler sword fighting yv2 2° Input/output rigidity 3 ° Head C 4゛ Ha"Insert sword MQ input... -5-(+1 sumo wrestler sword Ya(↑decrease)5: @-r v@A 6: Bus A 7; Harmful words 1 B 8, Ha'su B
Claims (3)
装置とがバスによつて接続されるシステムにおける計算
機と入出力装置との間の接続を切換えるバス切換装置で
あつて、前記バス切換装置は、入出力装置に接続される
計算機を手動で切換える切換手段と、各計算機の状態を
監視する監視手段と、前記監視手段の出力信号を受けて
前記切換手段が動作停止中の各計算機側には接続されな
いように制御する制御手段とから構成されたことを特徴
とするバス切換装置。(1) A bus switching device that switches connections between computers and input/output devices in a system in which two or more computers and one or more input/output devices are connected by a bus, the bus switching device The switching device includes a switching device that manually switches the computers connected to the input/output device, a monitoring device that monitors the status of each computer, and a switching device that receives an output signal from the monitoring device and switches the computers that are not operating. 1. A bus switching device comprising: control means for controlling the bus so that the bus is not connected to the other side of the bus.
ムダウンによつて動作を停止した場合には、動作してい
る計算機側に入出力装置を切換えるように前記切換手段
を制御することを特徴とする特許請求の範囲第1項記載
のバス切換装置。(2) The control means controls the switching means to switch the input/output device on the operating computer side when the connected computer stops operating due to system down. A bus switching device according to claim 1.
最初に立上つた計算機側に入出力装置が接続されるよう
に前記切換手段を制御することを特徴とする特許請求の
範囲第1項記載のバス切換装置。(3) The control means controls the switching means so that when the system starts up, the input/output device is connected to the computer that started up first. Bus switching device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59200386A JPS6180348A (en) | 1984-09-27 | 1984-09-27 | Bus switching device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59200386A JPS6180348A (en) | 1984-09-27 | 1984-09-27 | Bus switching device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6180348A true JPS6180348A (en) | 1986-04-23 |
Family
ID=16423455
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59200386A Pending JPS6180348A (en) | 1984-09-27 | 1984-09-27 | Bus switching device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6180348A (en) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5692622A (en) * | 1979-12-26 | 1981-07-27 | Fujitsu Ltd | Processing control system for failure detection of bus |
JPS56145446A (en) * | 1980-04-11 | 1981-11-12 | Panafacom Ltd | Disconnection system for common-use bus |
JPS57109057A (en) * | 1980-12-26 | 1982-07-07 | Omron Tateisi Electronics Co | Automatic switching system of dual-processor system |
JPS5860368A (en) * | 1981-10-07 | 1983-04-09 | Fuji Electric Co Ltd | Switching system for queued duplex computer system |
JPS58149530A (en) * | 1982-03-02 | 1983-09-05 | Hitachi Ltd | Controlling system of common bus |
-
1984
- 1984-09-27 JP JP59200386A patent/JPS6180348A/en active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5692622A (en) * | 1979-12-26 | 1981-07-27 | Fujitsu Ltd | Processing control system for failure detection of bus |
JPS56145446A (en) * | 1980-04-11 | 1981-11-12 | Panafacom Ltd | Disconnection system for common-use bus |
JPS57109057A (en) * | 1980-12-26 | 1982-07-07 | Omron Tateisi Electronics Co | Automatic switching system of dual-processor system |
JPS5860368A (en) * | 1981-10-07 | 1983-04-09 | Fuji Electric Co Ltd | Switching system for queued duplex computer system |
JPS58149530A (en) * | 1982-03-02 | 1983-09-05 | Hitachi Ltd | Controlling system of common bus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS59106056A (en) | Failsafe type data processing system | |
JPS6180348A (en) | Bus switching device | |
JPS6248841B2 (en) | ||
JPS5979370A (en) | System for controlling multiprocessor | |
JPS6019814B2 (en) | automatic switching device | |
JP2706390B2 (en) | Vector unit usage right switching control method using multiple scalar units | |
KR100385454B1 (en) | Circuit for preventing malfunction on control system | |
JPS5841536B2 (en) | Dual operation method of system control device | |
JPH0380303A (en) | Duplexing device | |
JPS6175912A (en) | Device switching device | |
JPS58184628A (en) | Bus switching device | |
SU857993A1 (en) | Device for control of computing complex | |
JPS61282960A (en) | Dual processor system | |
JPS6343558Y2 (en) | ||
JPS62256162A (en) | Duplex computer system switching control device | |
JPH0465781A (en) | Input/output port control circuit | |
JPH05233345A (en) | Redundant switching system | |
JPS63269234A (en) | System switching device | |
JPS62102337A (en) | Automatic/manual switching circuit | |
JPS594722B2 (en) | Power outage processing device in distributed D/D/C equipment | |
JPH0310961B2 (en) | ||
JPH04321101A (en) | Back-up device for control system | |
JPH0670380A (en) | Remote controller | |
JPH01226037A (en) | Duplex output circuit | |
JPH03251903A (en) | Programmable controller interface module |