JPS6168664A - 入出力装置アドレス設定方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、少なくとも、チャネル装置を備えたホスト処
理装置と、複数個の入出力装置アドレス群を使用する入
出力制御装置とからなるデータ処理システムにおいて、
チャネル装置から入出力制御装置に対して、上記入出力
装置アドレス群を設定する方式に関する。

従来から、チャネル装置を備えたホスト処理装置と、複
数個の入出力装置アドレス群を使用する入出力制御装置
等とからなるデータ処理システムにおいては、該ホスト
処理装置が入出力命令を発行した時、チャネル装置から
のコマンド情報に基づいて、必ず該入出力制御装置内の
チャネルアダプタに設けられている入出力装置アドレス
レジス夕に、制御対象の入出力装置アドレスを設定して
、該入出力処理を実行していた。

この時、各入出力制御装置（例えば、通信制御装置）内
の、上記入出力装置アドレスレジスタはｌｌ１１シか備
えられていない為、システムを構築する際、その最終形
態を考慮して、個々の入出力装置のアドレスを、それぞ
れの入出力制御装置の入出力装置アドレスレジスタに割
り付ける必要があるが、現実的には困難である為、ホス
ト処理装置からみて、自由度のある入出力装置アドレス
設定方式が待たれていた。

〔従来の技術〕

第４図に、従来の入出力装置アドレス設定方式の概念を
説明する図を示す。

本図において、１はホスト処理装置、１１はチャネル装
置、２は入出力制御装置（例えば、通信制御装置）、２
１はチャネルアダプタ、２１１は該入出力制御装置が制
御する入出力装置（回線）のアドレスを設定する入出力
装置アドレスレジスタで、１つのチャネル装置で使用で
きる入出力装置の数には躍界があるが、通常複数個の入
出力装置アドレスが使用できる。

入出力制御装置２のチャネルアダプタ２１に設けられて
いる、１個の入出力装置アドレスレジスタ２１１は、複
数個のアドレスを有する為、使用する入出力装置の最低
アドレスと、最高アドレスとを設定し、その範囲内（斜
線で示す）を有効アドレスとする手法が用いられている
。

従って、チャネル装置１１は入出力制御装置２に対して
、実際に使用する入出力装置のアドレスが連続していな
い場合でも、該入出力制御装置２との接続時には、その
入出力装置アドレスレジスタ２１１を連続して確保する
必要があった。

〔発明が解決しようとする問題点〕

上記のような従来方式においては、１つのチャネル装置
１１に接続できる入出力装置の数には限界があるので、
１つのチャネル装置１１で使用するアドレスの範囲を設
定してしまうと、同じチャネル装置１１に接続される、
他の入出力制御装置においては、上記範囲の入出力装置
アドレスに対応する入出力装置は使用できない為、入出
力装置アドレスの数に制約を与えることになり、ひいて
は該他の入出力制御装置２に接続できる入出力装置の台
数を制約する欠点となっていた。

本発明は上記従来の欠点に鑑み、ホスト処理装置１から
みた入出力装置アドレスの設定に自由度を与え、入出力
制御装置のチャネルアダプタに設けられている入出力装
置アドレスレジスタを有効に使用する方法を提供するこ
とを目的とするものである。

〔問題点を解決する為の手段〕

この目的は、ホスト処理装置から、入出力制御装置に対
する初期プログラムローディング時に、本来の初期プロ
グラムローディング情報に加えて、先頭アドレスと最終
アドレスとを一対とした複数個の入出力装置アドレスと
、その有効数を示す制御情報とからなる入出力装置アド
レス情報を、ライト初期プログラムローディングコマン
ドの情報として転送する手段と、上記人出力制御装置で
は、上記入出力装置アドレス情報を入出力装置アドレス
レジスタに設定する際、１つの入出力装置アドレス領域
では、該先頭アドレスから最終アドレス塩の間のアドレ
スは連続するが、上記入出力装置アドレス領域の相互間
は非連続で、任意の複数の入出力装置アドレス群を割り
付ける手段と、上記入出力装置アドレスの設定完了後、
上記チャネル装置に対して、非同期割り込みによって、
当該設定完了を通知する手段とを備えた本発明の入出力
装置アドレス設定方式によって達成される。

〔作用〕

即ち、本発明によれば、ホスト処理装置１に接続される
入出力制御装置２のチャネルアダプタ２１に入出力装置
アドレスレジスタを設けておき、ホスト処理装置ｌから
入出力制御装置２に初期プログラムローディングを行う
時に、ホスト処理装置１に接続された入出力制御装置２
において、実際に使用する入出力装置アドレスに対応す
る、上記入出力装置アドレスレジスタを１゛にセットし
た後、チャネル装置１１に対して非同期割り込み手段に
よって、上記入出力装置アドレスの設定が完了したこと
を通知するようにしたものであるので、チャネル装置１
１からのコマンドによって、入出力処理を実行する際、
制御対象の入出力装置アドレスで、上記入出力装置アド
レスレジスタをアクセスして、その内容が１゛であれば
、自装置に対するコマンドとし、°０°であると他の入
出力制御装置にたいするコマンドとして認識でき、結果
として、各入出力制御装置に１個しか設けられていない
入出力装置アドレスレジスタに対して、入出力装置アド
レスを設定する場合の自由度が増し、効率の良い入出力
装置アドレス設定方式が得られる効果がある。

〔実施例〕

以下本発明の実施例を図面によって詳述する。

第１図は本発明を適用したデータ処理システムの概略の
構成を示した図であり、第２図は本発明を実施して、ホ
スト処理装置から初期プログラムローディングを行う場
合に、転送されてくる情報の例を示した図、第３図は本
発明の一実施例をブロック図で示した図である。

本実施例においては、第１図に示したように、ホスト処
理装置１のチャネル装置１１が、２台の入出力制御装置
と接続されているものとする。

以下、本発明を実施して入出力装置アドレスを、入出力
制御装置２内のチャネルアダプタ２１に設けられている
入出力装置アドレスレジスタに設定する方法を順を追っ
て説明する。

■先ず、初期プログラムローディング（以下、ＩＰＬと
云う）時、チャネル装置１１より、各入出力制御装置２
が持っている物理アドレスを使用し、「ライト−ＩＰＬ
コマンド」等の制御コマンドによって、従来のＩＰＬ情
報に加えて、新たに上記チャネル装置１１が実際に使用
する入出力装置アドレス情報をチャネルアダプタ２１に
転送する。

上記ＩＰＬ情報のフォーマットを示したものが、第２図
であって、３が該ＩＰＬ情報全体を示し、３１が上記入
出力装置アドレス情報、３２は本来のＩＰＬ情報である
。そして、３１１は入出力装置アドレス情報３１の制御
情報で、有効バイト数と本人出力装置アドレス情報の有
効／無効を示すフラグビット等で構成されており、該フ
ラグビットが有効の時には、本発明による入出力装置ア
ドレスの設定が行われ、無効の時には、従来方式による
入出力装置アドレスの設定が行われる。３１２が制御対
象である各入出力装置対応の入出力装置アドレス情報で
、入出力装置アドレス群ＮＯ，Ｏ〜最終迄のそれぞれに
対して、先頭アドレスと最終アドレスとから構成されて
いる。

■入出力制御装置２においては、上記入出力装置アドレ
ス情報３１を、一旦第３図で示すチャネルアダプタ２１
内に設けられているデータバッファ２１２に格納する。

この時、本来のＩＰＬ情報３２に対しては、従来通りの
ＩＰＬ処理が行われ、当該「ライト−ＩＰＬコマンド」
を終結させる。

■この後、入出力制御装置２は、上記データバッファ２
１２に格納されている入出力装置アドレス情報３１を読
み出し、制御対象である各入出力装置に対応した入出力
装置アドレス群（ＮＯ，１〜）の先頭アドレスをアドレ
スレジスタ２１３にセットして、入出力装置アドレスレ
ジスタ２１１をアクセスし、当該ビット位置を°１゛に
セットすると同時に、当該アドレスを制御部２１０に（
ａ）で示したルートで取り込む。

■次に、上記入出力装置アドレス群Ｎ００１の最終アド
レスを読み出し、（ｂ）で示したルートで、制御部２１
０に取り込み、上記前に入出力装置アドレスレジスタを
アクセスしたアドレス（即ち、一番最初の動作では先頭
アドレス）と一致するかどうかを判定する。一致しない
場合には、該前のアドレスを＋１して、アドレスレジス
タ２１３にセ・ノドし、入出力装置アドレスレジスタ２
１１をアクセスして、当該ビット位置を１゛にセットす
る。

■以降、同じ操作を繰り返して、制御部２１０に蓄積さ
れている入出力装置アドレス群Ｎ０１１の最終アドレス
と一致する迄、アドレスレジスタ２１３にセットされて
いる前のアドレスを＋１して、アドレスレジスタ２１３
にセントし、入出力装置アドレスレジスタ２１１をアク
セスして、当該ビットを°１゛にセットする。

■上記＋１されたアドレスが、最終アドレスと一致する
と、当該入出力装置アドレス群Ｎ０６１に対する入出力
装置アドレスの設定が終了したことを示すので、データ
バッファ２１２から制御情報３１１の内、有効バイト数
をルート（ｂ）で読み出して、−１をして、データバッ
ファ２１２に戻すように動作する。

■従って、制御部２１０においては、次の動作として、
該データバッファ２１２から、前記ルート（ｂ）を通し
て、入出力装置アドレス情報３１の内、制御情報３１１
の中の、有効バイト数を判別し、該有効バイト数≠０の
時は、更に設定すべき入出力装置アドレスが存在するこ
とを示す為、再度上記■〜■の動作を、上記有効バイト
数＝Ｏとなる迄繰り返すように動作する。

■該有効バイト数がなくなると、入出力装置アドレスの
全部の設定が完了したことを示すので、入出力制御装置
２はチャネル装置１１に対して、入出力装置アドレスの
設定が完了したことを、非同期割り込み手段により通知
する。

尚、上記入出力装置アドレスの全部の設定が完了する迄
の間に、チャネル装置１１からの前記「ライト−ＩＰＬ
コマンド」を受は付けた入出力制御装置２に対するアク
セスに対しては“ビジー”ステータスで応答するように
動作する。

■チャネル装置１１は入出力制御装置２からの非同期割
り込みによって、入出力制御装置２に於ける入出力装置
アドレスの設定（イニシャライズ）が完了したことを認
識し、以降において、リード／ライトコマンドを、複数
の入出力制御装置２に発行して、通常の運用動作を開始
する。

［相］入出力制御装置２は、入出力装置アドレスの全設
定が終了したことにより、以降は上記チャネル装置１１
からのリード／ライトコマンド等のアドレスをルート（
Ｃ）を通してアドレスレジスタ２１３にセットし、入出
力装置アドレスレジスタ２１１をアクセスして、当該ビ
ットが１゛であれば、自装置に対するコマンドとし、当
該ビットが“Ｏｏでなれば、他装置に対するコマンドと
して認識するように動作する。

このような入出力装置アドレス設定方式においては、チ
ャネル装置１１と接続されている入出力制御装置２の各
々に対して、それぞれのチャネルアダプタに設けられて
いる入出力装置アドレスレジスタ２１１の各ビー／　）
の内、制御対象の入出力装置のアドレスに対応するビッ
トのみが“１”にセットされるので、効率の良い入出力
アドレスの設定が可能となる。

又、他のチャネル装置１１から、上記チャネル装置１１
の制御対象外の入出力装置に対してアクセスしたい場合
にも、自由に入出力装置アドレスの設定が可能となり、
ホスト処理装置１からみた入出力装置アドレスの設定の
自由度が向上する。

〔発明の効果〕

以上、詳細に説明したように、本発明の入出力装置アド
レス設定方式は、ホスト処理装置１に接続される入出力
制御装置２のチャネルアダプタ２１に入出力装置アドレ
スレジスタを設けておき、ホスト処理装置１から入出力
制御装置２に初期プログラムローディングを行う時に、
ホスト処理装置１に接続された入出力制御装置２におい
て、実際に使用する入出力装置アドレスに対応する、上
記入出力装置アドレスレジスタを“１′にセントした後
、チャネル装置１１に対して非同期割り込み手段によっ
て、上記入出力装置アドレスの設定が完了したことを通
知するようにしたものであるので、チャネル装置１１か
らのコマンドによって、入出力処理を実行する際、制御
対象の入出力装置アドレスで、上記入出力装置アドレス
レジスタをアクセスして、その内容が“１゛であれば、
自装置に対するコマンドとし、°０”であると他の入出
力制御装置にたいするコマンドとして認識でき、結果と
して、各入出力制御装置に１個しか設けられていない入
出力装置アドレスレジスタに対して、入出力装置アドレ
スを設定する場合の自由度が増し、効率の良い入出力装
置アドレス設定方式が得られる効果がある。

【図面の簡単な説明】

第１図は本発明を適用したデータ処理システムの概略の
構成を示した図。 第２図は本発明を実施して、ホスト処理装置から初期プ
ログラムローディングを行う場合に、転送されてくる情
報の例を示した図。 第３図は本発明の一実施例をブロック図で示した図。 第４図は従来の入出力装置アドレス設定方式の概念を説
明する図、である。 図面において、 １はホスト処理装置、１１はチャネル装置。 ２は入出力制御装置、２１はチャネルアダプタ。 ２１０は制御部。 ２１１は入出力装置アドレスレジスタ。 ２１２はデータバッファ、２１３はアドレスレジスタ。 ３は１ｐｔｔ＃報の全体のフォーマント。 ３１は入出力装置アドレス情報。 ３２はＩＰＬ情報、３１１は制御情報。 ３１２は入出力装置アドレス群ＮＯ，１〜の先頭アドレ
スと最終アドレス。 茅　＋ｆｆｌ ぞ　　２　囚

Claims (1)

【特許請求の範囲】
1. チャネル装置を備えたホスト処理装置と、複数の入出力
   装置アドレスを使用する入出力制御装置とからなるデー
   タ処理システムにおいて、上記ホスト処理装置から、上
   記入出力制御装置に対する初期プログラムローディング
   時に、本来の初期プログラムローディング情報に加えて
   、先頭アドレスと最終アドレスとを一対とした複数個の
   入出力装置アドレスと、その有効数を示す制御情報とか
   らなる入出力装置アドレス情報を、ライト初期プログラ
   ムローディングコマンドの情報として転送する手段と、
   上記入出力制御装置では、上記入出力装置アドレス情報
   を入出力装置アドレスレジスタに設定する際、１つの入
   出力装置アドレス領域では、該先頭アドレスから最終ア
   ドレス迄の間のアドレスは連続するが、上記入出力装置
   アドレス領域の相互間は非連続で、任意の複数の入出力
   装置アドレス群を割り付ける手段と、上記入出力装置ア
   ドレスの設定完了後、上記チャネル装置に対して、非同
   期割り込みによつて、当該設定完了を通知する手段とを
   備えたことを特徴とする入出力装置アドレス設定方式。