JPS6161748B2 - - Google Patents
Info
- Publication number
- JPS6161748B2 JPS6161748B2 JP56128937A JP12893781A JPS6161748B2 JP S6161748 B2 JPS6161748 B2 JP S6161748B2 JP 56128937 A JP56128937 A JP 56128937A JP 12893781 A JP12893781 A JP 12893781A JP S6161748 B2 JPS6161748 B2 JP S6161748B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- circuit
- diode
- deflection coil
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
- H04N3/22—Circuits for controlling dimensions, shape or centering of picture on screen
- H04N3/23—Distortion correction, e.g. for pincushion distortion correction, S-correction
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Details Of Television Scanning (AREA)
Description
【発明の詳細な説明】
本発明は、陰極線管を使用したテレビジヨン受
像機の、映像の明暗変化に起因するいわゆる画像
歪を補正する画像歪補正装置に関するものであ
り、歪を良好に補正することができる安価な装置
を提供することを目的とするものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an image distortion correction device for correcting so-called image distortion caused by changes in brightness and darkness of images in a television receiver using a cathode ray tube, and the present invention effectively corrects the distortion. The purpose is to provide an inexpensive device that can
従来のテレビジヨン受像機においては、補正回
路を使用しない場合、映像信号の内容によつて
は、例えば黒地に白の長方形といつたような画面
を表示する場合、台形に画像が歪む傾向があつ
た。これは白の長方形を表示するために陰極線管
に供給していた高圧電圧がフライバツクトランス
の内部抵抗などの原因で低下し、水平の偏向電力
が変化しないとすると、結果的に偏向角度が広が
つてしまうことに起因している。これを回避する
ためには、高圧のレギユレーシヨンを改善する
か、もしくは、ダイオードモジユレータ方式など
による水平偏向電流の外部からの補正が必要であ
つた。 In conventional television receivers, if a correction circuit is not used, depending on the content of the video signal, for example, when displaying a screen such as a white rectangle on a black background, the image tends to be distorted into a trapezoid. Ta. This is because the high voltage supplied to the cathode ray tube to display the white rectangle drops due to internal resistance of the flyback transformer, etc., and if the horizontal deflection power does not change, the deflection angle will widen as a result. This is caused by getting tired. In order to avoid this, it is necessary to improve the high voltage regulation or to externally correct the horizontal deflection current using a diode modulator system or the like.
しかし、上記手段はいずれも装置の大型化、複
雑化、高価格化を招来し、末だ一般の家庭用テレ
ビジヨン受像機には採用されにくいのが現状であ
る。 However, all of the above methods result in larger, more complex, and more expensive devices, and are currently difficult to be adopted in general home television receivers.
本発明は、基本的には従来の水平偏向回路に対
し市てダイオード1個、コンデンサ1個という非
常にわずかな素子の増設によつて、テレビジヨン
受像機の輝度変化による画像歪の補正を可能にし
ようとするものであり、以下その一実施例を添付
図面を用いて説明する。 The present invention basically makes it possible to correct image distortion caused by brightness changes in television receivers by adding very few elements, one diode and one capacitor, to the conventional horizontal deflection circuit. One embodiment of this will be described below with reference to the accompanying drawings.
第1図において、1は水平偏向コイル、2はS
字補正コンデンサである。なお、1の中にはリニ
アリテイコイルも含まれていても良い。上記水平
偏向コイル1とS字補正コンデンサ2を直列接続
したものに並列に、第一共振コンデンサ3と、第
一ダンパーダイオード3が接続されている。コン
デンサ3、ダイオード4とコンデンサ2の接続点
は、補正用コンデンサ5と第二のダンパーダイオ
ード6の並列回路を介して接地されている。また
コンデンサ3、ダイオード4と偏向コイル1の接
続点は、フライバツクトランス7の一次側巻線を
通じて+B電源端子に接続され、同時に水平出力
トランジスタ8のコレクタ端子に接続されてい
る。トランジスタ8のエミツタは接地されてい
る。9はフライバツクトランスの二次側に接続さ
れた高圧出力回路である。 In Figure 1, 1 is a horizontal deflection coil, 2 is an S
This is a correction capacitor. Note that 1 may also include a linearity coil. A first resonant capacitor 3 and a first damper diode 3 are connected in parallel to the horizontal deflection coil 1 and the S-shaped correction capacitor 2 connected in series. A connection point between the capacitor 3, the diode 4, and the capacitor 2 is grounded through a parallel circuit of a correction capacitor 5 and a second damper diode 6. The connection point between the capacitor 3, the diode 4, and the deflection coil 1 is connected to the +B power supply terminal through the primary winding of the flyback transformer 7, and is also connected to the collector terminal of the horizontal output transistor 8. The emitter of transistor 8 is grounded. 9 is a high voltage output circuit connected to the secondary side of the flyback transformer.
以下第2図を用いて上記回路の動作を説明す
る。 The operation of the above circuit will be explained below with reference to FIG.
第2図は、水平偏向回路の走査の後半期間を表
わす等価回路である。まず、走査の後半期間にお
いて、トランジスタ8は導通しているので、コン
デンサ2に走査前半にたくわえられていた電荷
は、偏向コイル1、トランジスタ8、ダイオード
6を通してループaをたどり、偏向コイル1にほ
ぼ直線的に増加する電流を流し始める。また+B
電源からも、フライバツクトランス、トランジス
タ8を通じて、直線的に増加してゆく電流が流れ
ている。これを表わしたのがループbである。こ
れらの状態は、トランジスタ8が非導通状態にな
り、偏向コイル1を流れる電流が最大になるまで
持続する。 FIG. 2 is an equivalent circuit representing the second half period of scanning by the horizontal deflection circuit. First, during the second half of the scan, the transistor 8 is conductive, so the charge stored in the capacitor 2 during the first half of the scan follows a loop a through the deflection coil 1, the transistor 8, and the diode 6, and is almost transferred to the deflection coil 1. Start passing a linearly increasing current. Also +B
A linearly increasing current flows from the power supply through the flyback transformer and transistor 8. Loop b represents this. These conditions persist until the transistor 8 becomes non-conducting and the current flowing through the deflection coil 1 is at its maximum.
第3図は、フライバツク期間の前半の動作状態
を表わす。フライバツク期間前半の最初には第2
図にしめしたトランジスタ8が非導通になるが、
偏向コイル1は電流を流し続けようとして、コン
デンサ3、コンデンサ2で型成されるループcを
通じて、電磁エネルギーを放出する。これは偏向
コイルを流れる電流が0になるまで続き、このフ
ライバツク期間の前半の最後のタイミングではコ
ンデンサ3にたくわえられる静電エネルギーは最
大となり、コンデンサ3ならびにコンデンサ5の
両端の電圧は最大となる。 FIG. 3 shows the operating state during the first half of the flyback period. At the beginning of the first half of the flyback period, the second
Although the transistor 8 shown in the figure becomes non-conductive,
The deflection coil 1 releases electromagnetic energy through a loop c formed by a capacitor 3 and a capacitor 2 in an attempt to keep the current flowing. This continues until the current flowing through the deflection coil becomes zero, and at the last timing of the first half of this flyback period, the electrostatic energy stored in the capacitor 3 is at its maximum, and the voltages across the capacitors 3 and 5 are at their maximum.
第4図はフライバツク期間の後半を表わす。フ
ライバツク期間の後半の最初の時点で、両端電圧
最大となつたコンデンサ3は、電流最小となつ
た、偏向コイル1に電流を流そうとして、偏向コ
イル1とコンデンサ2、コンデンサ3で形成され
るループeの径路で電流を流し、コンデンサ3の
流端の電圧は急速にOに戻る。またフライバツク
トランス7、コンデンサ3、コンデンサ5を通じ
て形成される直列共振ループfを通じて、コンデ
ンサ3ならびにコンデンサ5にたくわえられてい
たチヤージは、一部がフライバツクトランス7を
通じて+B電源に戻る。 Figure 4 represents the second half of the flyback period. At the beginning of the second half of the flyback period, capacitor 3, where the voltage across both ends is maximum, tries to pass current through deflection coil 1, where current is minimum, and the loop formed by deflection coil 1, capacitor 2, and capacitor 3 A current is passed through the path e, and the voltage at the flow end of the capacitor 3 quickly returns to O. Further, through the series resonance loop f formed through the flyback transformer 7, capacitor 3, and capacitor 5, part of the charge stored in the capacitor 3 and capacitor 5 returns to the +B power supply through the flyback transformer 7.
第5図は走査の前半でトランジスタ8がオンす
るまでの状態を表わしている。フライバツク期間
の最後で電流最大となつた偏向コイル1は、コン
デンサ2と、ダイオード4より型成されるループ
gを通じて、直線的に減少する電流を流し続け
る。また、コンデンサ5に残つているチヤージ
は、ダイオード4、フライバツクトランス7で形
成されるループhを通じて、電源に戻る。 FIG. 5 shows the state in the first half of scanning until transistor 8 is turned on. The deflection coil 1, which reaches its maximum current at the end of the flyback period, continues to flow a linearly decreasing current through the loop g formed by the capacitor 2 and the diode 4. Further, the charge remaining in the capacitor 5 returns to the power supply through a loop h formed by the diode 4 and the flyback transformer 7.
第6図は走査の前半でトランジスタがオンして
からの状態を表わしている。走査の前半で途中か
らトランジスタはオンとなるが、図に示す偏向コ
イル1、コンデンサ2、ダイオード4からなるル
ープiを通じて、直線的に減少する電流を流し続
けているこのループに変化は無い。しかし、フラ
イバツクトランス7、トランジスタ8からなるル
ープjが新しく型成され、直接的に増加する電流
を流し始める。それとともにコンデンサ5に蓄積
していた電荷の残留分は、ダイオード4、トラン
ジスタ8を通じて形成されるループkによつてほ
ぼすべて放出される。 FIG. 6 shows the state after the transistor is turned on in the first half of scanning. Although the transistor turns on in the middle of the first half of the scan, there is no change in this loop, which continues to flow a linearly decreasing current through the loop i shown in the figure, which consists of the deflection coil 1, capacitor 2, and diode 4. However, a new loop j consisting of the flyback transformer 7 and the transistor 8 is formed and begins to conduct an increasing current directly. At the same time, almost all of the residual charge accumulated in the capacitor 5 is discharged through the loop k formed through the diode 4 and the transistor 8.
以上前述第2図より第6図の過程を繰り返すこ
とにより、偏向コイル1には短歯状の偏向電流が
流れ、水平偏向走査が行なわれる。 By repeating the above-described processes from FIG. 2 to FIG. 6, a short tooth-shaped deflection current flows through the deflection coil 1, and horizontal deflection scanning is performed.
この状態は、フライバツクトランス7の二次側
の負荷が一定である限り変化は無く、フライバツ
クトランス7から共振コンデンサ3にチヤージさ
れる量にも変化は無く、従つて水平の走査巾にも
変化は無い。 In this state, as long as the load on the secondary side of the flyback transformer 7 is constant, there is no change, and there is no change in the amount of charge from the flyback transformer 7 to the resonance capacitor 3, and therefore there is no change in the horizontal scanning width. There is no change.
ところが、今二次側の負荷が重くなつた時、つ
まり、二次側の高圧出力電流が多く流れる時には
第4図におけるループfの電流が増加する。 However, when the load on the secondary side becomes heavy, that is, when a large amount of high-voltage output current flows on the secondary side, the current in loop f in FIG. 4 increases.
この様子を示したのが第7図及び第8図であ
る。この第7図において、I1は高圧出力回路の出
力電流、I2はコンデンサ3、偏向コイル1の接点
からフライバツクトランス7へ接続される点への
回路電流を表わしている。また、Vはフライバツ
クパルスの電圧を表わしている。図中点線で表わ
したところは、フライバツク期間の後半において
主体的な役割をはたしていない部分である。 This situation is shown in FIGS. 7 and 8. In FIG. 7, I 1 represents the output current of the high voltage output circuit, and I 2 represents the circuit current from the contact point of the capacitor 3 and the deflection coil 1 to the point connected to the flyback transformer 7. Further, V represents the voltage of the flyback pulse. The dotted line in the figure is the part that does not play a major role in the latter half of the flyback period.
第8図、第7図において示したI1,I2が高圧出
力回路の負荷が軽い時と、重い時でどのように変
化するかを理想化して表現したものである。ま
た、Vはそれらがどの様なタイミングで起るかを
表わすために、第8図aに表示してある。負荷小
時のI1(第8図b)は、フライバツク期間の後半
のある期間だけパルス状に流れているが、これ
は、負荷が重くなると、第8図cに示すようにそ
のパルスのピーク値が、その負荷の重さの程度に
応じて高くなるピーク電流として流れる。この電
流は、もともとはコンデンサ3、コンデンサ5の
チヤージが、フライバツクトランス7を介して供
給しているものであり、その状態のI2の波形をみ
てもわかる通り、フライバツク期間の後半におけ
るI2のピーク値は、負荷が軽い時には第8図dに
示すように低く、負荷が重い時には第8図eに示
すように高くなる。その結果、必然的にコンデン
サ3にフライバツク期間を通じて蓄積されている
チヤージの総量は、負荷が軽いときには多く、負
荷が重いときには少なくなることになり、偏向電
力は負荷が軽いときには、大きく、負荷が重いと
きには小さくなる。従つて、水平の偏向振巾は負
荷が軽いときには、つまり映像管の画面が一水平
走査期間平均で暗い時には大きく、負荷が重い
時、つまり映像管の一水平走査期間平均で画面が
明るい時には一走査期間で小さくなる。 I 1 and I 2 shown in FIGS. 8 and 7 are idealized representations of how they change when the load on the high-voltage output circuit is light and heavy. Further, V is shown in FIG. 8a to show the timing at which these events occur. When the load is small, I 1 (Fig. 8b) flows in a pulsed manner only for a certain period in the latter half of the flyback period, but when the load becomes heavy, the peak value of the pulse increases as shown in Fig. 8c. flows as a peak current that increases depending on the weight of the load. This current is originally supplied by the charges of capacitors 3 and 5 via the flyback transformer 7, and as can be seen from the I 2 waveform in this state, the I 2 in the latter half of the flyback period is The peak value of is low when the load is light, as shown in FIG. 8d, and becomes high when the load is heavy, as shown in FIG. 8e. As a result, the total amount of charge accumulated in capacitor 3 during the flyback period is inevitably large when the load is light and small when the load is heavy, and the deflection power is large when the load is light and is small when the load is heavy. Sometimes it gets smaller. Therefore, the horizontal deflection amplitude is large when the load is light, that is, when the picture tube screen is dark on average in one horizontal scanning period, and it is large when the load is heavy, that is, when the picture tube screen is bright on average in one horizontal scanning period. It becomes smaller during the scanning period.
第9図は他の実施例であり、ダイオード6とコ
ンデンサ5の並列回路をフライバツクトランス側
にしただけで、動作は同じである。なお、両実施
例において、トランジスタ8は他のスイツチング
素子を用いてもよい。 FIG. 9 shows another embodiment, in which the operation is the same except that the parallel circuit of diode 6 and capacitor 5 is placed on the flyback transformer side. Note that in both embodiments, other switching elements may be used as the transistor 8.
以上のように本発明は水平偏向コイルとS字補
正コンデンサとの直列回路に並列に第1のコンデ
ンサと第二のダンパーダイオードとをそれぞれ接
続し、この並列接続した回路に直列に第二のダン
パーダイオードと第二のコンデンサとの並列回路
を上記第二のダンパーダイオードの極性が上記第
一ダンパーダイオードの極性と同極性になるよう
に接続し、この全体の直列回路の両端にスイツチ
ング素子を接続するとともにフライバツクトラン
スの一次巻線を介して直流電源電圧を印加したこ
とを特徴とするものであり、ダイオードとコンデ
ンサを付加するだけの簡単な構成で陰極線管画像
の歪を有効に補正することができるものである。 As described above, the present invention connects a first capacitor and a second damper diode in parallel to a series circuit of a horizontal deflection coil and an S-shaped correction capacitor, and connects a second damper diode in series to this parallel-connected circuit. A parallel circuit of a diode and a second capacitor is connected such that the polarity of the second damper diode is the same as that of the first damper diode, and a switching element is connected to both ends of this entire series circuit. This system is characterized by applying a DC power supply voltage through the primary winding of a flyback transformer, and can effectively correct distortion of cathode ray tube images with a simple configuration that requires only the addition of a diode and a capacitor. It is possible.
第1図は本発明の一実施例における画像歪補正
装置の回路図、第2図、第3図、第4図、第5
図、第6図、第7図は同装置説明のための等価回
路図、第8図a,b,c,d,eは同装置説明の
ための波形図、第9図は同他の実施例における画
像歪補正装置の回路図である。
1……偏向コイル、2……S字補正コンデン
サ、3,5……コンデンサ、4,6……ダイオー
ド、8……トランジスタ、7……フライバツクト
ランス。
FIG. 1 is a circuit diagram of an image distortion correction device according to an embodiment of the present invention, FIG. 2, FIG. 3, FIG. 4, and FIG.
6 and 7 are equivalent circuit diagrams for explaining the same device, FIG. 8 a, b, c, d, and e are waveform diagrams for explaining the same device, and FIG. 9 is an equivalent circuit diagram for explaining the same device. FIG. 2 is a circuit diagram of an image distortion correction device in an example. 1... Deflection coil, 2... S-shaped correction capacitor, 3, 5... Capacitor, 4, 6... Diode, 8... Transistor, 7... Flyback transformer.
Claims (1)
列回路に並列に第一のコンデンサと第一のダンパ
ーダイオードとをそれぞれ接続し、この並列接続
した回路に直列に第二のダンパーダイオードと第
二のコンデンサとの並列回路を上記第二のダンパ
ーダイオードの極性が上記第一のダンパーダイオ
ードの極性と同極性になるように接続し、この全
体の直列回路の両端にスイツチング素子を接続す
るとともにフライバツクトランスの一次巻線を介
して直流電源電圧を印加したことを特徴とする画
像歪補正装置。1 A first capacitor and a first damper diode are each connected in parallel to a series circuit of a horizontal deflection coil and an S-shaped correction capacitor, and a second damper diode and a second capacitor are connected in series to this parallel-connected circuit. Connect a parallel circuit with the second damper diode so that the polarity of the second damper diode is the same as that of the first damper diode, connect a switching element to both ends of this whole series circuit, and connect a switching element to the flyback transformer. An image distortion correction device characterized in that a DC power supply voltage is applied through a primary winding.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12893781A JPS5830279A (en) | 1981-08-18 | 1981-08-18 | Correcting device for picture distortion |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12893781A JPS5830279A (en) | 1981-08-18 | 1981-08-18 | Correcting device for picture distortion |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5830279A JPS5830279A (en) | 1983-02-22 |
JPS6161748B2 true JPS6161748B2 (en) | 1986-12-26 |
Family
ID=14997085
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12893781A Granted JPS5830279A (en) | 1981-08-18 | 1981-08-18 | Correcting device for picture distortion |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5830279A (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6016070A (en) * | 1983-07-07 | 1985-01-26 | Sony Corp | Picture distortion correcting device |
JP2512944B2 (en) * | 1987-06-15 | 1996-07-03 | 三菱マテリアル株式会社 | Method for measuring carbon concentration in silicon crystal |
JPH0787187B2 (en) * | 1987-08-13 | 1995-09-20 | 古河電気工業株式会社 | Method for manufacturing GaAs compound semiconductor substrate |
DE4490103T1 (en) * | 1993-01-06 | 1997-07-24 | Nippon Steel Corp | Method and device for predetermining the crystal quality of a semiconductor single crystal |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL152733B (en) * | 1973-02-01 | 1977-03-15 | Philips Nv | SWITCHING DEVICE FOR AN IMAGE DISPLAY TUBE PROVIDED FOR AN IMAGE DISPLAY DEVICE FOR GENERATING A SAW-TOOTH DEFLECTION CURRENT BY A CONTROL DEVICE COIL, AS WELL AS A IMAGE DISPLAY DEVICE PROVIDED WITH SUCH CIRCUIT. |
IT1063185B (en) * | 1976-06-05 | 1985-02-11 | Indesit | Sawtooth current generator for TV - has energy stored in coil transferred to parallel resonant circuit during flyback period (NL 19.12.77) |
US4254365A (en) * | 1979-10-01 | 1981-03-03 | Rca Corporation | Side pincushion correction modulator circuit |
-
1981
- 1981-08-18 JP JP12893781A patent/JPS5830279A/en active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS5830279A (en) | 1983-02-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4707640A (en) | Horizontal deflection output circuit | |
US3668463A (en) | Raster correction circuit utilizing vertical deflection signals and high voltage representative signals to modulate the voltage regulator circuit | |
HK1000196A1 (en) | A deflection circuit with a switched mode modulator circuit | |
US4305023A (en) | Raster distortion corrected deflection circuit | |
US4868464A (en) | Linearity correction circuit for television receiver | |
JPS6161748B2 (en) | ||
KR950009649B1 (en) | Line deflection circuit | |
JPH0234034B2 (en) | ||
JPH05292336A (en) | Deflection high voltage circuit | |
US3912972A (en) | Line deflection circuit for cathode-ray tubes | |
JP3316766B2 (en) | Television equipment power supply | |
KR920007156B1 (en) | Horizontal output circuit | |
US4906903A (en) | Horizontal output circuit for television receiver | |
JPS61174880A (en) | Horizontal output circuit | |
JPH0427252Y2 (en) | ||
JP3832090B2 (en) | Horizontal deflection circuit | |
US6297602B1 (en) | High voltage regulation by switching retrace capacitors | |
JP3082423B2 (en) | Horizontal deflection current control circuit, horizontal deflection circuit including the same, high voltage / horizontal deflection integrated circuit, and pincushion distortion correction circuit | |
JP3310177B2 (en) | Horizontal S-shaped correction circuit | |
JP3372270B2 (en) | Adjustment power supply for video display device | |
US6479953B2 (en) | Deflection circuit with a retrace capacitive transformation | |
JPS6360593B2 (en) | ||
JPH0510454Y2 (en) | ||
JP3360454B2 (en) | High voltage generation circuit | |
KR970007533B1 (en) | Dynamic focus compensation circuit of a display device |