JPS6360593B2 - - Google Patents
Info
- Publication number
- JPS6360593B2 JPS6360593B2 JP3284683A JP3284683A JPS6360593B2 JP S6360593 B2 JPS6360593 B2 JP S6360593B2 JP 3284683 A JP3284683 A JP 3284683A JP 3284683 A JP3284683 A JP 3284683A JP S6360593 B2 JPS6360593 B2 JP S6360593B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- circuit
- current
- horizontal output
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
- H04N3/22—Circuits for controlling dimensions, shape or centering of picture on screen
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Details Of Television Scanning (AREA)
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、テレビジヨン受像機用水平出力回路
に関するものであり、更に詳しくは、画面の絵柄
の明暗によるブラウン管高圧負荷変動に起因した
画面歪の補正回路を備えた水平出力回路に関する
ものである。[Detailed Description of the Invention] [Field of Application of the Invention] The present invention relates to a horizontal output circuit for a television receiver. This invention relates to a horizontal output circuit equipped with a correction circuit.
第1図は、画面歪の補正を実施していないテレ
ビ画面の説明図である。同図においてPは画面、
Dは絵柄の暗い部分、Bは明るい部分、を示す。
FIG. 1 is an explanatory diagram of a television screen on which screen distortion has not been corrected. In the figure, P is the screen,
D indicates the dark part of the pattern, and B indicates the bright part.
一般に、テレビ画面はその放送内容により、絵
柄の明暗が変動する。絵柄が明るい場合には、大
きなビーム電流を要することからブラウン管高圧
負荷が増加したことになり、該高圧は低下する。
逆に絵柄が暗い場合には高圧負荷が減少したこと
になり、高圧は上昇する。 Generally, the brightness of the picture on a television screen changes depending on the broadcast content. When the picture is bright, a large beam current is required, which means that the high voltage load on the cathode ray tube increases, and the high voltage decreases.
Conversely, if the pattern is dark, this means that the high voltage load has decreased, and the high voltage increases.
第1図に示すように、画面中央に明るい絵柄B
を出した時、その明るい部分Bに於いて、ラスタ
が垂直方向に行くほど、ブラウン管高圧低下が原
因となつて、横方向サイズが拡がつていき、本来
四角の部分Bが歪んで台形状になることが知られ
ている。 As shown in Figure 1, a bright pattern B appears in the center of the screen.
When the bright area B is displayed, as the raster moves vertically, the horizontal size expands due to the high voltage drop in the CRT, and the originally square area B is distorted into a trapezoidal shape. It is known that
第2図は、上述の如き画面歪みを補正するため
の補正回路を備えた従来の水平出力回路を示した
回路図である。同図において、Mは水平発振回
路、1は抵抗、2はコンデンサ、3は水平励振ト
ランス、4は水平励振トランジスタ、5は水平出
力トランジスタ、6はダンパーダイオード、7は
共振コンデンサ、8は水平偏向ヨーク、9はS字
補正コンデンサ、10はフライバツクトランス、
11は電源、12はダイオード、13はコンデン
サ、14は高圧負荷、15はコンデンサ、16は
ダイオード、である。そして破線で示した回路部
分Yが歪補正回路に相当する。 FIG. 2 is a circuit diagram showing a conventional horizontal output circuit equipped with a correction circuit for correcting screen distortion as described above. In the figure, M is a horizontal oscillation circuit, 1 is a resistor, 2 is a capacitor, 3 is a horizontal excitation transformer, 4 is a horizontal excitation transistor, 5 is a horizontal output transistor, 6 is a damper diode, 7 is a resonant capacitor, and 8 is a horizontal deflection yoke, 9 is an S-shaped correction capacitor, 10 is a flyback transformer,
11 is a power supply, 12 is a diode, 13 is a capacitor, 14 is a high voltage load, 15 is a capacitor, and 16 is a diode. A circuit portion Y indicated by a broken line corresponds to a distortion correction circuit.
第3図は、第1図における中央の明るい絵柄B
の部分にラスタがあるときの第2図の回路各部に
おける信号波形図である。 Figure 3 shows the bright pattern B in the center of Figure 1.
FIG. 3 is a signal waveform diagram at each part of the circuit in FIG. 2 when there is a raster in the portion shown in FIG.
第2図、第3図を参照して回路動作を説明す
る。テレビ受像機における通常の水平ドライブ、
出力動作により、水平ドライブトランジスタ4の
コレクタ電圧は、第3図Aに示す如き波形とな
る。又、水平出力トランジスタ5のベース電流は
Bの如き、コレクタ電圧はCの如き波形になる。
またF点電流波形は、重負荷時(つまり絵柄が明
るい場合)のフライバツクトランス10の1次電
流波形を示す。 The circuit operation will be explained with reference to FIGS. 2 and 3. Ordinary horizontal drive in television receivers,
Due to the output operation, the collector voltage of the horizontal drive transistor 4 has a waveform as shown in FIG. 3A. Further, the base current of the horizontal output transistor 5 has a waveform such as B, and the collector voltage has a waveform such as C.
Further, the current waveform at point F shows the primary current waveform of the flyback transformer 10 under heavy load (that is, when the pattern is bright).
次に、歪補正回路Yにおけるコンデンサ15を
流れる電流波形、すなわちD点の電流波形を考え
る。 Next, consider the current waveform flowing through the capacitor 15 in the distortion correction circuit Y, that is, the current waveform at point D.
トランジスタ5のON期間に於いて、S字補正
コンデンサ9からの電流は、水平偏向コイル8、
出力トランジスタ5、アース、ダイオード16を
通りコンデンサ9に流れる。又、電源11からの
電流は、フライバツクトランス10の1次側、出
力トランジスタ5、アースを通つて電源11に流
れる。トランジスタ5のOFF期間に入ると、偏
向コイル8の継続電流分が、共振コンデンサ7を
充電する。フライバツクトランス10の1次側コ
イルによる継続電流分は、コンデンサ7、コンデ
ンサ15を通つてアースへ流れ、コンデンサ15
を充電する。この充電電流波形をD点波形のaで
示す。 During the ON period of the transistor 5, the current from the S-shaped correction capacitor 9 flows through the horizontal deflection coil 8,
The signal flows through the output transistor 5, ground, and the diode 16 to the capacitor 9. Further, the current from the power source 11 flows to the power source 11 through the primary side of the flyback transformer 10, the output transistor 5, and the ground. When the transistor 5 enters the OFF period, the continuous current of the deflection coil 8 charges the resonant capacitor 7. The continuous current from the primary coil of the flyback transformer 10 flows to the ground through the capacitor 7 and the capacitor 15.
to charge. This charging current waveform is shown by a of the D point waveform.
この後、共振コンデンサ7からの放電電流は、
偏向ヨーク8、S字補正コンデンサ9を通して流
れる。その一部は当然、フライバツクトランス1
0の1次側、電源11、コンデンサ15を通つて
共振コンデンサ7に流れる。この電流波形を第3
図D点電流のbで示す。 After this, the discharge current from the resonant capacitor 7 is
It flows through the deflection yoke 8 and the S-shaped correction capacitor 9. Part of that is of course the flyback transformer 1.
0, the power supply 11, and the capacitor 15 to the resonant capacitor 7. This current waveform is
The current at point D is indicated by b in the figure.
この電流により歪補正用コンデンサ15の電圧
は零にされる。第3図F点電圧eでこのことを示
す。 This current makes the voltage of the distortion correction capacitor 15 zero. This is shown by the voltage e at point F in Figure 3.
この共振期間に生じた共振パルスは、フライバ
ツクトランス10の2次側で昇圧され、コンデン
サ13を充電する。2次側負荷14が重いほど
(つまり絵柄が明るいほど)、この期間にコンデン
サ13を充電する電流が多くなることは当然であ
る。重負荷時のフライバツクトランス10の1次
流入電流を第3図にF点電流として示す。 The resonance pulse generated during this resonance period is boosted on the secondary side of the flyback transformer 10 and charges the capacitor 13. Naturally, the heavier the secondary load 14 (that is, the brighter the picture), the greater the current that charges the capacitor 13 during this period. The primary inflow current of the flyback transformer 10 under heavy load is shown in FIG. 3 as a point F current.
この1次流入電流は、重負荷の時は、直流分が
多くなり水平周期のほぼ全周期期間にわたつてフ
ライバツクトランス10に電流を注入する。共振
コンデンサ7と水平偏向コイル8、フライバツク
トランス10の1次コイルとの共振期間の後、ダ
ンパーダイオード6がONしてダンパー期間が始
まるが、この時第3図F点電流波形のfに示す電
流成分は、ONしているダンパーダイオード6、
コンデンサ15を通つて電源11に戻るという径
路で流れる。この電流によつてコンデンサ15に
電圧を発生させ歪補正電圧としている。 When the load is heavy, this primary inflow current has a large DC component and injects current into the flyback transformer 10 over almost the entire horizontal period. After the resonance period between the resonant capacitor 7, the horizontal deflection coil 8, and the primary coil of the flyback transformer 10, the damper diode 6 turns on and the damper period begins, as shown in f of the current waveform at point F in Figure 3. The current component is damper diode 6 which is ON,
The current flows through the capacitor 15 and returns to the power supply 11. This current generates a voltage in the capacitor 15, which serves as a distortion correction voltage.
この後、水平出力トランジスタ5がONした時
は、コンデンサ15の電荷がS字補正コンデンサ
9、水平偏向コイル8、出力トランジスタ5、ア
ースを通つて流れコンデンサ15の電荷は一瞬の
うちに放電し、零になる。この後、ダイオード1
6がONし、偏向コイル8からの電流は、トラン
ジスタ5、アース、ダイオード16を通つてS字
補正コンデンサ9に戻る。 After this, when the horizontal output transistor 5 is turned on, the charge in the capacitor 15 flows through the S-shaped correction capacitor 9, the horizontal deflection coil 8, the output transistor 5, and the ground, and the charge in the capacitor 15 is instantly discharged. Becomes zero. After this, diode 1
6 is turned on, and the current from the deflection coil 8 returns to the S-shaped correction capacitor 9 through the transistor 5, ground, and the diode 16.
以上説明したように、水平偏向回路が動作す
る。 As explained above, the horizontal deflection circuit operates.
さて、重負荷の場合、水平出力トランジスタ5
がOFF期間の間、フライバツクトランス10の
1次流入電流は歪補正用コンデンサ15に流れ流
入電流に応じた電圧をコンデンサ15に発生させ
ることになる。ここで画面の明るさ(高圧負荷)
に応じてコンデンサ15への流入電流が変化し、
その両端電圧が変化することになる。画面が明る
い時、コンデンサ15の両端電圧が上昇し、それ
につれてS字補正コンデンサ9の両端電圧が低下
し、水平偏向回路の感度を低下させ、水平方向の
絵柄サイズを縮める。 Now, in case of heavy load, horizontal output transistor 5
During the OFF period, the primary inflow current of the flyback transformer 10 flows into the distortion correction capacitor 15, causing the capacitor 15 to generate a voltage corresponding to the inflow current. Here the screen brightness (high voltage load)
The current flowing into the capacitor 15 changes according to
The voltage across it will change. When the screen is bright, the voltage across the capacitor 15 increases, and accordingly the voltage across the S-shaped correction capacitor 9 decreases, reducing the sensitivity of the horizontal deflection circuit and reducing the horizontal picture size.
以上に示したような動作で、歪補正が行なわれ
る。 Distortion correction is performed through the operations described above.
所で以上のような従来の回路方式では、高耐
圧・大電流のダイオードを6,16の如く単独に
2本も必要とし、近年の開発に係るコスト低廉な
ダンパーダイオード内蔵型の水平出力トランジス
タを使えないという欠点があり、従来の歪補正回
路付水平出力回路は、原価的に不利な回路であつ
た。 However, the conventional circuit system described above requires two high-voltage, large-current diodes, such as 6 and 16, and a recently developed horizontal output transistor with a built-in damper diode, which is inexpensive, is needed. Conventional horizontal output circuits with distortion correction circuits were disadvantageous in terms of cost.
また、上述の如き従来の歪補正回路付水平出力
回路を用いた場合には、第4図に示すようにテレ
ビ画面中央部に明るい絵柄Bを出した時、その上
部に於いて、歪補正の効かない角になる部分が生
じ、歪が残るという現象がある(第4図b−b′点
で示すラスタ位置参照)。 Furthermore, when using the conventional horizontal output circuit with a distortion correction circuit as described above, when a bright picture B is displayed in the center of the TV screen as shown in Fig. 4, the distortion correction There is a phenomenon in which a portion becomes an ineffective corner and distortion remains (see the raster position indicated by point b-b' in Fig. 4).
以下、このことを第5図を参照して説明する。
なお、第5図は、ラスタが絵柄の暗い部分(第4
図におけるa−a′)と明るい部分(同図b−b′)
にあるときとで、第2図の回路各部における信号
波形を比較して示した波形図である。 This will be explained below with reference to FIG.
In addition, in Figure 5, the raster is the dark part of the pattern (the fourth
a-a′ in the figure) and bright areas (b-b′ in the same figure)
FIG. 3 is a waveform chart showing a comparison of signal waveforms at various parts of the circuit in FIG.
第4図の画面a−a′点に於ける第2図の回路各
部の歪補正動作波形を第5図a−a′に示し、同じ
く同b−b′点に於ける歪補正動作波形をb−b′に
示す。 Figure 5 a-a' shows the distortion correction operation waveforms of each part of the circuit in Figure 2 at point a-a' on the screen in Figure 4, and the distortion correction operation waveform at point b-b' in the same way. Shown in b-b'.
さて、第4図のa−a′点に於いては画面が暗い
ため高圧負荷は軽い。このためフライバツクトラ
ンス10への直流電流成分は少ない。このため第
5図a−a′におけるF点のgに示すように電源1
1への戻り電流が存在する。ダンパーダイオード
6のON期間で戻り電流が流れ始める時は、コン
デンサ15の両端電圧は、前記動作説明において
も述べたようにほぼ零Vになつており、大部分の
戻り電流はダイオード16を通つて流れる。この
ことを第5図a−a′のG点のhに示す。このこと
により電流はダイオード16、ダイオード6、フ
ライバツクトランス10の1次コイルを通つて電
源11に戻る。すなわち、負荷が軽い時、ダイオ
ード16がONしこの期間コンデンサ15の電圧
はほぼ零Vになる。 Now, at point a-a' in FIG. 4, the screen is dark, so the high voltage load is light. Therefore, the direct current component to the flyback transformer 10 is small. Therefore, as shown in g of point F in Figure 5 a-a', the power supply 1
There is a return current to 1. When the return current starts to flow during the ON period of the damper diode 6, the voltage across the capacitor 15 is almost zero V as mentioned in the operation explanation above, and most of the return current flows through the diode 16. flows. This is shown at h of point G in FIG. 5 a-a'. This causes the current to return to the power supply 11 through the diode 16, the diode 6, and the primary coil of the flyback transformer 10. That is, when the load is light, the diode 16 is turned on and the voltage across the capacitor 15 becomes approximately 0V during this period.
この状態は、フライバツクトランス10から電
源11への戻り電流があるような負荷状態の間続
く。すなわち、ダイオード16がONしない負荷
状態になつてから後、負荷状態に比例した電圧
を、コンデンサ15にたくわえ歪補正が行なわれ
る。 This condition continues during load conditions where there is a return current from the flyback transformer 10 to the power supply 11. That is, after the diode 16 enters a load state in which it does not turn on, a voltage proportional to the load state is stored in the capacitor 15 to perform distortion correction.
第4図b−b′点に於いては、負荷の急激な増大
はなく、ダイオード16がONしている状態を示
す。このため歪補正を効かせることは出来ない。 At point b-b' in FIG. 4, there is no sudden increase in load and the diode 16 is turned on. For this reason, distortion correction cannot be applied.
以上のように従来の回路方式によると若干の負
荷上昇時に於いては、歪補正を効かせることが出
来ず、明るい絵柄の上部に歪が残るという欠点が
あつた。 As described above, the conventional circuit system has the disadvantage that distortion correction cannot be effected when the load increases slightly, and distortion remains in the upper part of bright patterns.
本発明は、上述のような従来技術の欠点を克服
するためになされたものであり、従つて本発明の
目的は、ダンパーダイオード内蔵型の経済的な水
平出力トランジスタの使用を可能にするととも
に、高圧負荷の少しの増大に際しても歪補正動作
を効かせることの出来る歪補正回路付水平出力回
路を提供することにある。
The present invention has been made to overcome the drawbacks of the prior art as described above, and an object of the present invention is to enable the use of an economical horizontal output transistor with a built-in damper diode, and to It is an object of the present invention to provide a horizontal output circuit with a distortion correction circuit capable of effective distortion correction operation even when a high voltage load increases slightly.
上記目的を達成するため、本発明は、ダンパー
ダイオードを並列に接続された水平出力トランジ
スタと、水平偏向ヨークとS字補正コンデンサの
直列回路と、共振コンデンサと、の3者の並列接
続回路を含むテレビジヨン受像機用水平出力回路
において、前記並列接続回路の高圧側にフライバ
ツクトランス1次側コイルを介して電源を正極側
において接続し、この電源の負極側と前記並列接
続回路の低圧側との間に、第3のコンデンサとス
イツチング素子を並列に接続し、このスイツチン
グ素子と前記水平出力トランジスタとを同極性の
電圧で駆動するようにすると共に、駆動時におい
て、前記スイツチング素子を前記水平出力トラン
ジスタより先にオフに転じ、前記フライバツクト
ランス1次側コイルから前記電源へ至る帰還電流
が、前記スイツチング素子の側を流れず、前記第
3のコンデンサの側を流れるようにしたことを特
徴としている。
In order to achieve the above object, the present invention includes a parallel connection circuit of three components: a horizontal output transistor with a damper diode connected in parallel, a series circuit of a horizontal deflection yoke and an S-shaped correction capacitor, and a resonant capacitor. In a horizontal output circuit for a television receiver, a power source is connected at its positive side to the high voltage side of the parallel connection circuit via a flyback transformer primary coil, and the negative side of this power source is connected to the low voltage side of the parallel connection circuit. In between, a third capacitor and a switching element are connected in parallel so that this switching element and the horizontal output transistor are driven with voltages of the same polarity, and when driving, the switching element is connected to the horizontal output transistor. The transistor is turned off before the transistor, and the feedback current from the primary coil of the flyback transformer to the power source does not flow through the switching element, but flows through the third capacitor. There is.
次に図を参照して本発明の実施例を説明する。
第6図は本発明の一実施例を示す回路図である。
同図において、第2図におけるのと同じ符号を付
したものは同等の機能をもつものである。そのほ
か、17はダンパーダイオード付水平出力トラン
ジスタ、18はスイツチング素子としてのトラン
ジスタ、19は水平ドライブトランス、Y′は本
発明により付加された歪補正回路部分である。
Next, embodiments of the present invention will be described with reference to the drawings.
FIG. 6 is a circuit diagram showing one embodiment of the present invention.
In the same figure, components given the same reference numerals as in FIG. 2 have the same functions. In addition, 17 is a horizontal output transistor with a damper diode, 18 is a transistor as a switching element, 19 is a horizontal drive transformer, and Y' is a distortion correction circuit added according to the present invention.
第7図は、絵柄が明るいときにおける第6図の
回路における各部動作波形図である。 FIG. 7 is an operational waveform diagram of each part in the circuit of FIG. 6 when the picture is bright.
第6図、第7図を参照して回路動作を説明す
る。 The circuit operation will be explained with reference to FIGS. 6 and 7.
符号19は本発明による回路を駆動するための
水平ドライブトランスである。その2次巻線は2
個あり、1つは水平出力トランジスタ17を駆動
し、もう1方は歪補正制御用トランジスタ18を
駆動する。両2次巻線の極性は同じとする。ドラ
イブトランス各点の電圧、電流波形を第8図A,
B,Fに示すが、B,Fは同極性の電流を流すも
のとして示されている。 Reference numeral 19 is a horizontal drive transformer for driving the circuit according to the present invention. Its secondary winding is 2
One drives the horizontal output transistor 17, and the other drives the distortion correction control transistor 18. The polarity of both secondary windings shall be the same. Figure 8A shows the voltage and current waveforms at each point of the drive transformer.
B and F are shown as having currents of the same polarity flowing through them.
以上のような回路構成に於いて水平出力トラン
ジスタ17がONの期間、S字補正コンデンサ9
からの水平偏向電流は、水平偏向コイル8を通
じ、ダンパーダイオード内蔵型の水平出力トラン
ジスタ17のトランジスタ側を通じ、S字補正コ
ンデンサ9に戻る。電源11からはフライバツク
トランス10の1次側を通じ、水平出力トランジ
スタ17のトランジスタ側、歪補正制御トランジ
スタ18を通り、アースを通つて電源11に戻
る。トランジスタ18がONの最初の期間は、歪
補正用コンデンサ15に充電されていた電荷もト
ランジスタ18を通じて放電する。このことを第
8図D点波形におけるd,G点波形におけるdに
示す。 In the above circuit configuration, during the period when the horizontal output transistor 17 is ON, the S-shaped correction capacitor 9
The horizontal deflection current from the horizontal deflection coil 8 returns to the S-shaped correction capacitor 9 through the transistor side of the horizontal output transistor 17 with a built-in damper diode. The signal from the power supply 11 returns to the power supply 11 through the primary side of the flyback transformer 10, through the transistor side of the horizontal output transistor 17, through the distortion correction control transistor 18, and through the ground. During the first period when the transistor 18 is ON, the charge stored in the distortion correction capacitor 15 is also discharged through the transistor 18. This is shown at d in the waveform at point D and d at the waveform at point G in FIG.
次に水平ドライブ巻線2次側の2巻線に同極性
のOFF信号が出ると水平出力トランジスタ17、
トランジスタ18がOFFするが、トランジスタ
18のTs(トランジスタ蓄積時間)が水平出力ト
ランジスタ17のそれより短いと、トランジスタ
18のほうが先にOFFすることになる。そこで
このときコンデンサ15を充電しながらフライバ
ツクトランス10の1次電流は流れる。このこと
を第7図D点波形のiに示す。この電流によりコ
ンデンサ15に電圧を発生させ、この電圧は歪補
正トランジスタ18の逆バイアス電圧として働く
ことになる。 Next, when an OFF signal of the same polarity is output to the second winding on the secondary side of the horizontal drive winding, the horizontal output transistor 17,
The transistor 18 turns off, but if the Ts (transistor storage time) of the transistor 18 is shorter than that of the horizontal output transistor 17, the transistor 18 turns off first. Therefore, at this time, the primary current of the flyback transformer 10 flows while charging the capacitor 15. This is shown at i in the waveform at point D in FIG. This current generates a voltage in the capacitor 15, and this voltage acts as a reverse bias voltage for the distortion correction transistor 18.
次に両トランジスタが共にOFFになる。する
と水平偏向コイル8の継続電流は共振コンデンサ
7を充電する。又、フライバツクトランス10の
1次コイルの継続電流は共振コンデンサ7、歪補
正用コンデンサ15を通して流れる。これを第7
図のD点波形のaに示す。 Then both transistors are turned off. The continuous current in the horizontal deflection coil 8 then charges the resonant capacitor 7. Further, the continuous current of the primary coil of the flyback transformer 10 flows through the resonance capacitor 7 and the distortion correction capacitor 15. This is the seventh
The waveform at point D is shown in a of the figure.
この後、コンデンサ7の放電電流は水平偏向コ
イル8、S字補正コンデンサ9を通して流れるこ
とになる。その一部は当然フライバツクトランス
10の1次側、電源11、アース、コンデンサ1
5を通つて流れることになる。この電流を第7図
のD点電流波形のdで示す。 Thereafter, the discharge current of the capacitor 7 will flow through the horizontal deflection coil 8 and the S-shaped correction capacitor 9. Some of them are of course the primary side of the flyback transformer 10, the power supply 11, the ground, and the capacitor 1.
It will flow through 5. This current is shown by d in the current waveform at point D in FIG.
この共振期間に生じた共振パルスはフライバツ
クトランス10の2次側で昇圧され、コンデンサ
13を充電することになる。2次側負荷14が重
いほどこの期間にコンデンサ13を充電する電流
が多くなることは当然である。 The resonance pulse generated during this resonance period is boosted on the secondary side of the flyback transformer 10 and charges the capacitor 13. It goes without saying that the heavier the secondary load 14, the greater the current that charges the capacitor 13 during this period.
水平出力トランジスタ17のOFF期間に於い
ては当然歪補正制御トランジスタ18もOFFに
なつており、この期間フライバツクトランス10
の1次電流は全て歪補正コンデンサ15を流れ
る。 Naturally, during the OFF period of the horizontal output transistor 17, the distortion correction control transistor 18 is also OFF, and the flyback transformer 10 is turned OFF during this period.
All of the primary current flows through the distortion correction capacitor 15.
このようにして、従来の回路方式と同様に負荷
に応じた電圧をコンデンサ15に発生させ歪を補
正することが出来る。 In this way, distortion can be corrected by generating a voltage in the capacitor 15 in accordance with the load, similar to the conventional circuit system.
次に水平出力トランジスタ17のON期間にな
ると、歪補正制御トランジスタ18もONしコン
デンサ15の電荷を放電しリセツトする。このよ
うにしてテレビ受像機における水平偏向動作が継
続する。 Next, when the horizontal output transistor 17 turns on, the distortion correction control transistor 18 also turns on, discharging the charge in the capacitor 15 and resetting it. In this way, the horizontal deflection operation in the television receiver continues.
以上のような構成とすることにより従来の回路
方式と同じように、コンデンサ15の両端電圧が
高圧負荷につれて変化し、それにつれてS字補正
コンデンサ9の電圧を変調でき歪補正作用を効か
せることができる。 With the above configuration, the voltage across the capacitor 15 changes with the high voltage load, and the voltage of the S-shaped correction capacitor 9 can be modulated accordingly, and the distortion correction effect can be effected, as in the conventional circuit system. can.
軽負荷の場合(フライバツクトランス10への
直流成分が少ない時)、従来と同じようにダンパ
ー期間に於いてフライバツクトランス10の1次
電流が電源11に帰還されるが、この時、コンデ
ンサ15には、水平出力トランジスタ17が
ON、歪補正制御トランジスタ18がOFF時に電
源11より充電された電圧がほぼ残つており、こ
れを第7図E点波形のeに示す。すなわち歪補正
制御トランジスタ18には逆バイアスが印加され
ている。換言すると、トランジスタ18のコレク
タ・ベース間に電圧がかかつており、このため、
電源11への帰還電流は全てコンデンサ15を通
り、コンデンサ15にあらかじめ蓄わえられてい
た電荷を放電しながら流れる。 In the case of light load (when the DC component to the flyback transformer 10 is small), the primary current of the flyback transformer 10 is fed back to the power supply 11 during the damper period as in the conventional case, but at this time, the capacitor 15 The horizontal output transistor 17 is
When the distortion correction control transistor 18 is turned on and turned off, almost the voltage charged by the power supply 11 remains, and this is shown as e in the waveform at point E in FIG. That is, a reverse bias is applied to the distortion correction control transistor 18. In other words, the voltage is rising between the collector and base of the transistor 18, and therefore,
All of the feedback current to the power source 11 flows through the capacitor 15 while discharging the charge stored in the capacitor 15 in advance.
中負荷時に於いては、フライバツクトランス1
0から電源11への帰還電流が減つてくる(フラ
イバツクトランスへの直流成分が増えたため)が
この時も全て電流はコンデンサ15を通して流
れ、コンデンサ電荷を減らす。 At medium load, flyback transformer 1
The feedback current from 0 to the power supply 11 decreases (because the DC component to the flyback transformer increases), but at this time too, all the current flows through the capacitor 15, reducing the capacitor charge.
しかし中負荷時の場合は、電源11への帰還電
流は軽負荷時に比べて少なく、コンデンサ15の
放電量も少なくなる。このことは負荷が中負荷に
なつたことでコンデンサ15の電圧が増えたこと
に相当する。 However, when the load is medium, the feedback current to the power supply 11 is smaller than when the load is light, and the amount of discharge from the capacitor 15 is also smaller. This corresponds to an increase in the voltage across the capacitor 15 due to the medium load.
重負荷時の場合は電源11への帰還電流はなく
なり、水平周期全てにわたつてフライバツクトラ
ンス10に電源11から電流が流れ込む。この時
は当然制御トランジスタ18はOFFし、コンデ
ンサ15を充電する。 When the load is heavy, there is no feedback current to the power source 11, and current flows from the power source 11 into the flyback transformer 10 over the entire horizontal cycle. At this time, the control transistor 18 is naturally turned off and the capacitor 15 is charged.
以上に示した如き回路構成にすれば軽負荷から
重負荷に至るまで、水平出力トランジスタ17が
OFFしている時に流れているフライバツクトラ
ンス1次電流は全て歪補正用コンデンサ15に流
すことが出来、負荷に応じてコンデンサ電圧を変
化させ忠実に歪補正をかけることが出来る。 With the circuit configuration shown above, the horizontal output transistor 17 can be used from light loads to heavy loads.
All the primary current of the flyback transformer flowing when it is OFF can be passed to the distortion correction capacitor 15, and the capacitor voltage can be changed according to the load to faithfully correct distortion.
第8図は本発明の変形実施例を示す回路図であ
る。同図に示す回路では、水平励振トランス3の
2次コイルは1個であるが、トランジスタ17,
18の各ベースに同極性の電圧が印加される点
は、第6図の実施例と同じであり、又、トランジ
スタ18がトランジスタ17より先にOFFする
点も同じである。つまり回路動作は第6図のそれ
と変わるところがない。 FIG. 8 is a circuit diagram showing a modified embodiment of the present invention. In the circuit shown in the figure, the horizontal excitation transformer 3 has one secondary coil, but the transistors 17,
This embodiment is the same as the embodiment shown in FIG. 6 in that voltages of the same polarity are applied to each base of transistor 18, and that transistor 18 is turned off before transistor 17. In other words, the circuit operation is no different from that shown in FIG.
以上説明したように、本発明によれば、経済的
なダンパーダイオード内蔵型トランジスタを使用
出来、又歪補正制御トランジスタにはフライバツ
クトランス1次流入電流と歪補正用コンデンサの
放電電流を流すだけでよく小型に出来、従つて回
路全体を廉価に構成出来る。又歪補正制御用トラ
ンジスタに水平出力トランジスタよりTs(蓄積時
間)の短いトランジスタを用いて先にオフさせる
ようにすることにより回路を複雑に構成すること
なく軽負荷から重負荷に至るまで忠実に画面の歪
補正を行うことが出来る。
As explained above, according to the present invention, an economical transistor with a built-in damper diode can be used, and the distortion correction control transistor can be supplied with only the primary inflow current of the flyback transformer and the discharge current of the distortion correction capacitor. It can be easily made compact, and therefore the entire circuit can be constructed at low cost. In addition, by using a transistor with a shorter Ts (storage time) than the horizontal output transistor for the distortion correction control transistor and turning it off first, the screen can be faithfully maintained from light to heavy loads without configuring a complicated circuit. distortion correction can be performed.
更に、歪補正用コンデンサに直列に電流制限用
抵抗を接続すれば、歪補正制御トランジスタの容
量を更に低減でき、それだけコスト低減を図れ
る。 Furthermore, by connecting a current limiting resistor in series with the distortion correction capacitor, the capacity of the distortion correction control transistor can be further reduced, and costs can be reduced accordingly.
第1図は歪補正を行なわないときのテレビ画面
の説明図、第2図は歪補正回路を備えた従来の水
平出力回路を示す回路図、第3図は第2図の回路
各部における信号波形図、第4図は従来の歪補正
回路付水平出力回路を用いたときのテレビ画面の
説明図、第5図はラスタが絵柄の暗い部分にある
ときと明るい部分にあるときとで、第2図の回路
各部における信号波形を比較して示した波形図、
第6図は本発明の一実施例を示す回路図、第7図
は絵柄が明るいときにおける第6図の回路におけ
る各部動作波形図、第8図は本発明の変形実施例
を示す回路図である。
符号説明 15…歪補正用コンデンサ、18…
歪補正制御用トランジスタ。
Figure 1 is an explanatory diagram of a TV screen when distortion correction is not performed, Figure 2 is a circuit diagram showing a conventional horizontal output circuit equipped with a distortion correction circuit, and Figure 3 is a signal waveform at each part of the circuit in Figure 2. Figure 4 is an explanatory diagram of a TV screen when using a conventional horizontal output circuit with distortion correction circuit, and Figure 5 shows when the raster is in the dark part of the picture and in the bright part. A waveform diagram showing a comparison of signal waveforms in each part of the circuit shown in the figure,
FIG. 6 is a circuit diagram showing one embodiment of the present invention, FIG. 7 is a waveform diagram of each part of the circuit in FIG. 6 when the pattern is bright, and FIG. 8 is a circuit diagram showing a modified embodiment of the present invention. be. Explanation of symbols 15... Distortion correction capacitor, 18...
Transistor for distortion correction control.
Claims (1)
出力トランジスタと、水平偏向ヨークとS字補正
コンデンサの直列回路と、共振コンデンサと、の
3者の並列接続回路を含むテレビジヨン受像機用
水平出力回路において、前記並列接続回路の高圧
側にフライバツクトランス1次側コイルを介して
電源を正極側において接続し、この電源の負極側
と前記並列接続回路の低圧側との間に、第3のコ
ンデンサとスイツチング素子を並列に接続し、こ
のスイツチング素子と前記水平出力トランジスタ
とを同極性の電圧で駆動するようにすると共に、
駆動時において、前記スイツチング素子を前記水
平出力トランジスタより先にオフに転じ、前記フ
ライバツクトランス1次側コイルから前記電源へ
至る帰還電流が、前記スイツチング素子の側を流
れず、前記第3のコンデンサの側を流れるように
したことを特徴とする水平出力回路。1. A horizontal output circuit for a television receiver that includes a parallel connection circuit of three components: a horizontal output transistor with a damper diode connected in parallel, a series circuit of a horizontal deflection yoke and an S-shaped correction capacitor, and a resonant capacitor. A power source is connected on the positive side to the high voltage side of the parallel connection circuit via a flyback transformer primary coil, and a third capacitor and a switching circuit are connected between the negative side of the power source and the low voltage side of the parallel connection circuit. The elements are connected in parallel, and the switching element and the horizontal output transistor are driven with voltages of the same polarity,
During driving, the switching element is turned off before the horizontal output transistor, so that the feedback current from the primary coil of the flyback transformer to the power supply does not flow through the switching element, and the third capacitor is turned off. A horizontal output circuit characterized in that the current flows on the side of the horizontal output circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3284683A JPS59160378A (en) | 1983-03-02 | 1983-03-02 | Horizontal output circuit for television receivers |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3284683A JPS59160378A (en) | 1983-03-02 | 1983-03-02 | Horizontal output circuit for television receivers |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS59160378A JPS59160378A (en) | 1984-09-11 |
JPS6360593B2 true JPS6360593B2 (en) | 1988-11-24 |
Family
ID=12370188
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3284683A Granted JPS59160378A (en) | 1983-03-02 | 1983-03-02 | Horizontal output circuit for television receivers |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59160378A (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0681259B2 (en) * | 1985-01-30 | 1994-10-12 | 株式会社日立製作所 | Horizontal output circuit |
JPH0748803B2 (en) * | 1987-04-08 | 1995-05-24 | 株式会社日立製作所 | Distortion correction circuit |
JP2695849B2 (en) * | 1988-07-11 | 1998-01-14 | 株式会社東芝 | Horizontal output circuit |
JPH04324761A (en) * | 1991-04-24 | 1992-11-13 | Sharp Corp | Picture display device |
-
1983
- 1983-03-02 JP JP3284683A patent/JPS59160378A/en active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS59160378A (en) | 1984-09-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4488181A (en) | Electron beam suppression circuit for a television receiver | |
JP2650569B2 (en) | High voltage generation circuit | |
US4733141A (en) | Horizontal output circuit for correcting pin cushion distortion of a raster | |
JP2544720B2 (en) | Device for generating deflection current in deflection winding | |
KR930012094B1 (en) | Dynamic focus circuit | |
US5260628A (en) | Deflection distortion correction circuit | |
JPS6360593B2 (en) | ||
JPS61242471A (en) | Horizontal deflection fly-back time switching circuit | |
US6124686A (en) | Horizontal deflection circuit | |
US5278746A (en) | High voltage generator | |
JP3458961B2 (en) | Deflection circuit | |
EP0370660B1 (en) | Power supply protection circuit | |
EP0599823B1 (en) | A deflection driver in a video apparatus | |
JPS61174880A (en) | Horizontal output circuit | |
JP3082423B2 (en) | Horizontal deflection current control circuit, horizontal deflection circuit including the same, high voltage / horizontal deflection integrated circuit, and pincushion distortion correction circuit | |
US5087863A (en) | Feedback arrangement in a deflection circuit | |
GB2082413A (en) | Self driving horizontal output stage | |
JPH11127364A (en) | Horizontal deflection circuit | |
JP3230717B2 (en) | Horizontal deflection high voltage generation circuit | |
JPH0441658Y2 (en) | ||
JPS5910840Y2 (en) | Horizontal deflection excitation circuit | |
JPH0516767Y2 (en) | ||
JPH0324828B2 (en) | ||
JPS6246366Y2 (en) | ||
JPH0516772Y2 (en) |