JPS6152777A - 平均誤差最小法を用いた高速画像処理装置 - Google Patents
平均誤差最小法を用いた高速画像処理装置Info
- Publication number
- JPS6152777A JPS6152777A JP59173842A JP17384284A JPS6152777A JP S6152777 A JPS6152777 A JP S6152777A JP 59173842 A JP59173842 A JP 59173842A JP 17384284 A JP17384284 A JP 17384284A JP S6152777 A JPS6152777 A JP S6152777A
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- central processing
- constant
- average error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Image Processing (AREA)
- Facsimile Image Signal Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明はドツトによる中間調等の表現法のうち平均誤差
最小法の処理を高速で実行する装置に関するものである
。
最小法の処理を高速で実行する装置に関するものである
。
ドツトによる中間調表現の方式は各種発表されている。
このうち平均誤差最小法と名付けられた方式が現在量も
画質が良いとされている。
画質が良いとされている。
この方式はＭ 、 Ｒ、５ｃｈｒｏｅｄｅｒ （米ベル
研究所ンにより１９６９年５月に工ＥＥＥ Ｓｌ：＋ｅ
ｃｔｒｕｍに゛ 発表された論文「工ｍａｇｅａ ｆｒ
ｏｍ ｃｏｍｐｕｔｅｒｓＪの中で述べられている「Ｌ
ｏｃａｌ ５ｐａｔｉａｌａｖ、ｅｒａｇｅｓ ｏｆ
ｂｒｌｇｈｔｎｅｓｓＪが基本で、その後、Ｊ、］ｒ、
Ｊａｒｖｉｓ （米ベル研究所）らにより１９７６年
５月に、Ｃｏｍｐｕｔｅｒ ｇｒａｐｈｉｃｓａｎｄ
ｉｍａｇｅ ｐｒｏｃｅｓｓｉｎｇに発表された論文「
Ａ ５ｕｒｖｅｙ ｏｆ ｔｅｃｈｎｉｑｕｅｓ
ｆｏｒ ｔｈｅｄｉｓｐｌａｙ ｏｆ ｃｏｎｔ
ｉｎｕｏｕｓ ｔｏｎｅ ｐｉｃｔｕｒｅｓｏｎ ｂｅ
ｌｅｖｅｌ ｄｉｓｐｌａｙｓ Ｊの中で「Ｍｉｎｉｍ
ｉｚｅｄａｖｅｒａｇｅ ｅｒｒｏｒ ｍｅｔｈｏｄ
Ｊと云う形で改良された方法である。この方法は画質は
良いとされるものの、一画素を処理するのに１０数回も
の乗除演算を必要とするため、処理時間が掛かりすぎ実
用には向かないとされていた。又、カラー画像の場合に
はモノクロの場合の３〜４倍の処理部となるため更に実
用から遠のく。
研究所ンにより１９６９年５月に工ＥＥＥ Ｓｌ：＋ｅ
ｃｔｒｕｍに゛ 発表された論文「工ｍａｇｅａ ｆｒ
ｏｍ ｃｏｍｐｕｔｅｒｓＪの中で述べられている「Ｌ
ｏｃａｌ ５ｐａｔｉａｌａｖ、ｅｒａｇｅｓ ｏｆ
ｂｒｌｇｈｔｎｅｓｓＪが基本で、その後、Ｊ、］ｒ、
Ｊａｒｖｉｓ （米ベル研究所）らにより１９７６年
５月に、Ｃｏｍｐｕｔｅｒ ｇｒａｐｈｉｃｓａｎｄ
ｉｍａｇｅ ｐｒｏｃｅｓｓｉｎｇに発表された論文「
Ａ ５ｕｒｖｅｙ ｏｆ ｔｅｃｈｎｉｑｕｅｓ
ｆｏｒ ｔｈｅｄｉｓｐｌａｙ ｏｆ ｃｏｎｔ
ｉｎｕｏｕｓ ｔｏｎｅ ｐｉｃｔｕｒｅｓｏｎ ｂｅ
ｌｅｖｅｌ ｄｉｓｐｌａｙｓ Ｊの中で「Ｍｉｎｉｍ
ｉｚｅｄａｖｅｒａｇｅ ｅｒｒｏｒ ｍｅｔｈｏｄ
Ｊと云う形で改良された方法である。この方法は画質は
良いとされるものの、一画素を処理するのに１０数回も
の乗除演算を必要とするため、処理時間が掛かりすぎ実
用には向かないとされていた。又、カラー画像の場合に
はモノクロの場合の３〜４倍の処理部となるため更に実
用から遠のく。
この、乗除演算に費やす時間を低減するための従来の方
法としては、乗算専用のサブプロセッサを付加したり、
高速乗算命令を持った中央処理装置（以下ＣＰＵと略す
。ンを用いる等の方法があった。しかしサブプロセッサ
とのデータのやり取りに時間を消費したり、乗算命令実
行のためにＯＦＵの内部レジスタに一部データをロード
する必要があったりするために、処理全体の高速化には
限界があり、又コストも高くなる等の欠点を有していた
。
法としては、乗算専用のサブプロセッサを付加したり、
高速乗算命令を持った中央処理装置（以下ＣＰＵと略す
。ンを用いる等の方法があった。しかしサブプロセッサ
とのデータのやり取りに時間を消費したり、乗算命令実
行のためにＯＦＵの内部レジスタに一部データをロード
する必要があったりするために、処理全体の高速化には
限界があり、又コストも高くなる等の欠点を有していた
。
本発明の目的は、上記問題点を解消するために、平均誤
差最小法の処理演算を高速で実行する装置を提供するも
のである。
差最小法の処理演算を高速で実行する装置を提供するも
のである。
本発明の実施例を第１図に示す。中央処理部１は装置全
体をコントロールする働きを持つ。データ記憶部２は、
平均誤差最小法の処理過程で必要となる誤差データを記
憶しておくためのもので、中央処理部１から出力される
データ記憶部制御信号４に応じて、メモリソード時には
メモリ側データバス６にデータを出力し、メモリライト
時にはメモリ側データバス６上のデータを取り込んで記
憶する。定数乗除算部３は、中央処理部１より出−力さ
れる定数乗除環部制御信号５の内容によってα）○ＰＵ
ＯＪ！ｌデータバスＺデーデータを、そのままメモリ側
データバス６に出力する。
体をコントロールする働きを持つ。データ記憶部２は、
平均誤差最小法の処理過程で必要となる誤差データを記
憶しておくためのもので、中央処理部１から出力される
データ記憶部制御信号４に応じて、メモリソード時には
メモリ側データバス６にデータを出力し、メモリライト
時にはメモリ側データバス６上のデータを取り込んで記
憶する。定数乗除算部３は、中央処理部１より出−力さ
れる定数乗除環部制御信号５の内容によってα）○ＰＵ
ＯＪ！ｌデータバスＺデーデータを、そのままメモリ側
データバス６に出力する。
ｂ）メモリ側データバス６上のデータを、そのままＯＰ
Ｕ側デーデース乙に出力する。 鉢Ｃ）メモ
リ側データバス６上のデータに、定数乗除算を行った結
果のデータを、ＣＰＵ側データバス７に出力する。乗じ
る定数は、定数乗除環部制御信号５により、適当なもの
が選択される。
Ｕ側デーデース乙に出力する。 鉢Ｃ）メモ
リ側データバス６上のデータに、定数乗除算を行った結
果のデータを、ＣＰＵ側データバス７に出力する。乗じ
る定数は、定数乗除環部制御信号５により、適当なもの
が選択される。
以上α）〜Ｃ）のいずれかの機能が選択される。中央処
理部１がデータ記憶部２に対して、通常のデータライト
を行う時にはα）、通常のデータリードを行う時にはｂ
）の機能が選択される。データ記憶部２内の誤差データ
に、平均誤差量最小法の処理過程で必要な定数乗算を行
った結果をデータとして得たい時に、Ｃ）の機能が選択
される〜 第２図は、本発明のより具体的な実施例である。定数乗
除算部は、双方向スリースティトゲート９、乗算器Ａ１
０１乗算器Ｂ１１から構成される。中央処理部■の出す
アドレス信号の一部はアドレス信号エ１５を通じてデー
タメモリ８内の任意のメモリセルを指定するために用い
られ、余ったアドレス信号のうちの２本、アドレス信号
ＡＱ＋アドレス信号Ｂ■を、定数乗除環部制御信号とし
て用いている。乗算器セレクター１２は、データメモリ
セレクト信号［相］が出ている時のみ働き、この時にア
ドレス信号Ａｏとアドレス信号Ｂ◎の信号をデコードし
て、乗算器セレクト信号１７のうちの１本だけを有効状
態にしする。これによって、双方向スリースティトゲイ
ト９が選択された時にはり−ド／ライト選択信号１７に
よってその方向が切シ換わり、通常のメモリリード／ラ
イトが行なわれる。又、乗算器のうちの１つが選択され
た状態でメモリリードを行った時には、データメモリ８
がメモリ側データバス乙に出力したデータに、各乗算器
によって決められた定数を乗じた結果のデーターが、Ｃ
ＰＵ側データバス７に、はぼリアルタイムで出力される
。
理部１がデータ記憶部２に対して、通常のデータライト
を行う時にはα）、通常のデータリードを行う時にはｂ
）の機能が選択される。データ記憶部２内の誤差データ
に、平均誤差量最小法の処理過程で必要な定数乗算を行
った結果をデータとして得たい時に、Ｃ）の機能が選択
される〜 第２図は、本発明のより具体的な実施例である。定数乗
除算部は、双方向スリースティトゲート９、乗算器Ａ１
０１乗算器Ｂ１１から構成される。中央処理部■の出す
アドレス信号の一部はアドレス信号エ１５を通じてデー
タメモリ８内の任意のメモリセルを指定するために用い
られ、余ったアドレス信号のうちの２本、アドレス信号
ＡＱ＋アドレス信号Ｂ■を、定数乗除環部制御信号とし
て用いている。乗算器セレクター１２は、データメモリ
セレクト信号［相］が出ている時のみ働き、この時にア
ドレス信号Ａｏとアドレス信号Ｂ◎の信号をデコードし
て、乗算器セレクト信号１７のうちの１本だけを有効状
態にしする。これによって、双方向スリースティトゲイ
ト９が選択された時にはり−ド／ライト選択信号１７に
よってその方向が切シ換わり、通常のメモリリード／ラ
イトが行なわれる。又、乗算器のうちの１つが選択され
た状態でメモリリードを行った時には、データメモリ８
がメモリ側データバス乙に出力したデータに、各乗算器
によって決められた定数を乗じた結果のデーターが、Ｃ
ＰＵ側データバス７に、はぼリアルタイムで出力される
。
次に、第２図を基に、実際に平均誤差最小法の処理を行
う時の手順について述べる。
う時の手順について述べる。
平均誤差最小法では階調画像をドツトの有無に対応する
Ｒと０の、２つの濃度値しかとることのできないドツト
で表現するために、各画素の濃度データをＲとＯに二値
化する。このために１第３図に示すように、二値化しよ
うとする注目画素の周囲の、既に二値化の終了している
画素に生じた二値化誤差Ｆ！に、ｌ に注目する。こ
の誤差５に、１に、注目画素に近いほど大きな値を持つ
ようなウェイトを乗じて、誤差の加重平均を求める。こ
の時に乗するウェイト値としては、通常第４図に示すよ
うな、ウェイトマトリックスの値を用いるが、第５図〜
第９図に示すようなヴアリエーションも考えられる。適
当なウェイトマトリックスを採用した時に、゛ウェイト
値をｙ ’ｔｃ 、 ｔ とすると、誤差の加重平均
Ａ ｍ 、 ｎ は、 式によって求められる。今、第６図のウェイトマトリッ
クスを採用したとすると、（１）式は、＋Ｋｍ−ｚ ＊
ｎ−ｘ＋２Ｆｉｍ−１、ｎ−ｘ＋４１！：ｍ、 ｎ−
１＋ ２：Ｂｍ＋ｘ ｅ ｎ−ｌ＋ １％＋４ ＊ ｎ
−ｔ＋２１ｍ−２，％＋４１！１ｍ−１．ｓ ）・・・
・・・（１）１式 ただし、ｋ’、ｔ Ｗｋ、ｌ＝２０ のようになる。Ｋ ｋ、ｌ の値は、データメモリ８
に記憶しておく。この時、第２図の乗算器Ａ［相］には
２倍、乗算器Ｂ１１には４倍の乗算器を用い、乗する定
数がウェイトマトリックス中に現れるウェイト値ｖｒｋ
、ｌ と一致するようにする。このように設定すれば
、アトヒス信号Ａ１４とアドレス信号Ｂ１５を適当に設
定してデータメモリ８内の誤差データＥｋ、、ｌ を
リードすることによりてただちＩＩＣＨｋ、ｔ に１
倍又は２倍又は４倍の定数乗算を行った結果がＣＰＵ側
データバス７上に現われる。すなわち、中央処理部■か
ら見ると、データメモリ８の実メモリ領域の他に、２つ
のイメージメモリ領域があって、これらのイメージメモ
リ領域には実メモリ領域のｆ、にｌ′ｅ定数倍したデー
１りが記憶されているように見えることになる。こ
れにより（１）１式の計算は、メモリアドレスを操作し
て、そのメモリ内のデータを単純に加えてゆくという処
理を行い、最後に、Ｆ、 Ｗ ｋ、（’ｔ’ Ｑｊるこ
とになる。
Ｒと０の、２つの濃度値しかとることのできないドツト
で表現するために、各画素の濃度データをＲとＯに二値
化する。このために１第３図に示すように、二値化しよ
うとする注目画素の周囲の、既に二値化の終了している
画素に生じた二値化誤差Ｆ！に、ｌ に注目する。こ
の誤差５に、１に、注目画素に近いほど大きな値を持つ
ようなウェイトを乗じて、誤差の加重平均を求める。こ
の時に乗するウェイト値としては、通常第４図に示すよ
うな、ウェイトマトリックスの値を用いるが、第５図〜
第９図に示すようなヴアリエーションも考えられる。適
当なウェイトマトリックスを採用した時に、゛ウェイト
値をｙ ’ｔｃ 、 ｔ とすると、誤差の加重平均
Ａ ｍ 、 ｎ は、 式によって求められる。今、第６図のウェイトマトリッ
クスを採用したとすると、（１）式は、＋Ｋｍ−ｚ ＊
ｎ−ｘ＋２Ｆｉｍ−１、ｎ−ｘ＋４１！：ｍ、 ｎ−
１＋ ２：Ｂｍ＋ｘ ｅ ｎ−ｌ＋ １％＋４ ＊ ｎ
−ｔ＋２１ｍ−２，％＋４１！１ｍ−１．ｓ ）・・・
・・・（１）１式 ただし、ｋ’、ｔ Ｗｋ、ｌ＝２０ のようになる。Ｋ ｋ、ｌ の値は、データメモリ８
に記憶しておく。この時、第２図の乗算器Ａ［相］には
２倍、乗算器Ｂ１１には４倍の乗算器を用い、乗する定
数がウェイトマトリックス中に現れるウェイト値ｖｒｋ
、ｌ と一致するようにする。このように設定すれば
、アトヒス信号Ａ１４とアドレス信号Ｂ１５を適当に設
定してデータメモリ８内の誤差データＥｋ、、ｌ を
リードすることによりてただちＩＩＣＨｋ、ｔ に１
倍又は２倍又は４倍の定数乗算を行った結果がＣＰＵ側
データバス７上に現われる。すなわち、中央処理部■か
ら見ると、データメモリ８の実メモリ領域の他に、２つ
のイメージメモリ領域があって、これらのイメージメモ
リ領域には実メモリ領域のｆ、にｌ′ｅ定数倍したデー
１りが記憶されているように見えることになる。こ
れにより（１）１式の計算は、メモリアドレスを操作し
て、そのメモリ内のデータを単純に加えてゆくという処
理を行い、最後に、Ｆ、 Ｗ ｋ、（’ｔ’ Ｑｊるこ
とになる。
以上が平均誤差最小法の処理のうち、本発明で高速化し
た部分である。
た部分である。
平均誤差最小法の処理は、このＡｍ、％ を求めた後、
注目画素の階ｉ１１濃度データを工ｍｌｎ とすると
、注目画素の周囲に生じた誤差を打ち消すように考慮し
た修正濃度データーエ’ Ｔｎ ＋ ｎを工’ｍ、’ｔ
ｓ＝工ｍ 、 ％ ＋ Ａ ｍ 、 ％ ０１＝−（
２１式のように決定し、この工′惧９％の値が０とＲの
どちらに近いかによって二値化する。すなわち二値化後
の濃度ｐ ｍ 、 ｎ は のように決定する。又この時注目画素に生じた誤差Ｅ毒
、ｎは 。□、１：工ｍ、ｎＰユ、５ ・・・（４）式のよ
うに求められる。これで注目画素の二値化処理は終了し
、この誤差Ｋ ｍ 、 ｎ が次の画素を処理する時
に用いられる。
注目画素の階ｉ１１濃度データを工ｍｌｎ とすると
、注目画素の周囲に生じた誤差を打ち消すように考慮し
た修正濃度データーエ’ Ｔｎ ＋ ｎを工’ｍ、’ｔ
ｓ＝工ｍ 、 ％ ＋ Ａ ｍ 、 ％ ０１＝−（
２１式のように決定し、この工′惧９％の値が０とＲの
どちらに近いかによって二値化する。すなわち二値化後
の濃度ｐ ｍ 、 ｎ は のように決定する。又この時注目画素に生じた誤差Ｅ毒
、ｎは 。□、１：工ｍ、ｎＰユ、５ ・・・（４）式のよ
うに求められる。これで注目画素の二値化処理は終了し
、この誤差Ｋ ｍ 、 ｎ が次の画素を処理する時
に用いられる。
第１０図は４倍の乗算器の実施例である。データは、−
１２８〜±１２７の範囲の符号付き８ｂｉｔの２進数で
表現されており、最上位ビットは符号ビットで、負の数
は２の補数表現されているものセする。ただし、４倍し
た時にデータ幅が８ｂｉｔを越えるのを防ぐなめ、誤差
データは実際には６ ｂｉｔ以内の精度に抑える必要が
ある。この乗算器は、２ｒ′倍（％は整数）するには、
２進数に対して記ビットの左シフトを行なえばよいこと
を利用したもので、汎用スリースティトのゲイトだけで
構成されている。この他にも２７の形の定数を乗じるに
は、このシフト回路が応用できる。
１２８〜±１２７の範囲の符号付き８ｂｉｔの２進数で
表現されており、最上位ビットは符号ビットで、負の数
は２の補数表現されているものセする。ただし、４倍し
た時にデータ幅が８ｂｉｔを越えるのを防ぐなめ、誤差
データは実際には６ ｂｉｔ以内の精度に抑える必要が
ある。この乗算器は、２ｒ′倍（％は整数）するには、
２進数に対して記ビットの左シフトを行なえばよいこと
を利用したもので、汎用スリースティトのゲイトだけで
構成されている。この他にも２７の形の定数を乗じるに
は、このシフト回路が応用できる。
又第８図に示すようなウェイトマトリックスを用いて、
最大のウェイト値が１を越えないようにすれば、メモリ
側データバス■とＣＰＵ［１ｌ（ｌデータバス■の有効
ビット幅をそろえて用いることができる。この時に用い
る１ｌ４倍の乗算器の実施例を第１２図に示す。７２倍
の乗算器も同様なシフト回路で実現できる。
最大のウェイト値が１を越えないようにすれば、メモリ
側データバス■とＣＰＵ［１ｌ（ｌデータバス■の有効
ビット幅をそろえて用いることができる。この時に用い
る１ｌ４倍の乗算器の実施例を第１２図に示す。７２倍
の乗算器も同様なシフト回路で実現できる。
第８図は、ウェイト値の合計が１になるようなウェイト
マトリックスの例である。このようなウェイトマトリッ
クスを用いた時には（１）式におけるに；’４ ”ｋ、
ｌの値が１となるため、（１）式の計算におけるｌ：、
”ｋ、ｌでの割り算は不必要となる。
マトリックスの例である。このようなウェイトマトリッ
クスを用いた時には（１）式におけるに；’４ ”ｋ、
ｌの値が１となるため、（１）式の計算におけるｌ：、
”ｋ、ｌでの割り算は不必要となる。
又第２図の実施例では乗算器は２個しか用いられていな
いが、乗除算部制御用のアドレス線の数が１本（％＝１
．２．・・・）の時には、双方向スリース−ｙ−イトケ
イト９も含めて、最大２ｎ個までの乗算器が制御できる
ので、乗する定数の種類の多いウェイトマトリックスも
問題なく用いることができる。又これ、らのアドレス信
号には、中央処理部１内で、ポート出力切換え等の方法
で生成したものが含まれていてもかまわないこととする
。
いが、乗除算部制御用のアドレス線の数が１本（％＝１
．２．・・・）の時には、双方向スリース−ｙ−イトケ
イト９も含めて、最大２ｎ個までの乗算器が制御できる
ので、乗する定数の種類の多いウェイトマトリックスも
問題なく用いることができる。又これ、らのアドレス信
号には、中央処理部１内で、ポート出力切換え等の方法
で生成したものが含まれていてもかまわないこととする
。
第１２図は、任意の定数値が実現できる乗算器の例であ
る。乗算器として、リードオンリーメモリー（以下ＲＯ
Ｍと略す）を用いたもので、ＲｏＭのアドレス入力端子
をメモリー側データバス６に、データ出力端子をｃｐａ
＠データデー７に接続したものである。定数乗算結果を
あらかじめデータとしてＲＯＭに書き込んでおくことで
、任意の倍率の乗算器が得られる。又第１３図は、第１
２図の乗算器複数個を１チツプにまとめた時の実施例で
ある。メモリー側データバス６に接続して余ったアドレ
ス端子を制御することで、ＲＯＭの異なるエリアが選択
されることを利用したもので、ＲＯＭのＡ８とＡ９端子
の信号を切り換えることで、最大４つの乗算器の機能が
持たせられる以上に掲げた乗算器の実施例はすべて、デ
ータバスのビット幅がＢ ’ｂｉｔであったが、必らず
しもそうである必要はなく、又ＣＰＵ側データバスとメ
モリ側データバスでビット幅が異っていてもよい。
る。乗算器として、リードオンリーメモリー（以下ＲＯ
Ｍと略す）を用いたもので、ＲｏＭのアドレス入力端子
をメモリー側データバス６に、データ出力端子をｃｐａ
＠データデー７に接続したものである。定数乗算結果を
あらかじめデータとしてＲＯＭに書き込んでおくことで
、任意の倍率の乗算器が得られる。又第１３図は、第１
２図の乗算器複数個を１チツプにまとめた時の実施例で
ある。メモリー側データバス６に接続して余ったアドレ
ス端子を制御することで、ＲＯＭの異なるエリアが選択
されることを利用したもので、ＲＯＭのＡ８とＡ９端子
の信号を切り換えることで、最大４つの乗算器の機能が
持たせられる以上に掲げた乗算器の実施例はすべて、デ
ータバスのビット幅がＢ ’ｂｉｔであったが、必らず
しもそうである必要はなく、又ＣＰＵ側データバスとメ
モリ側データバスでビット幅が異っていてもよい。
又、本発明で高速化しているのは、（１）式の誤差の加
重平均を求める部分の処理のみなので、（２）式
１〜（４）式の部分を変更して、二値化ではなく、三値
以上の多値化処理に平均誤差最小法を応用した時などに
も、本発明を用いることができる。
重平均を求める部分の処理のみなので、（２）式
１〜（４）式の部分を変更して、二値化ではなく、三値
以上の多値化処理に平均誤差最小法を応用した時などに
も、本発明を用いることができる。
本発明では、中央処理部とデータ記憶部の間に定数乗除
算部を設け、データ記憶部から出力されたデータに直接
定数乗算処理をほどこして、中央処理部に伝えているた
め、平均誤差最小法の処理において最も時間のかかる定
数乗算処理に費やす時間はほぼゼロとなり、処理が大幅
に高速化する
算部を設け、データ記憶部から出力されたデータに直接
定数乗算処理をほどこして、中央処理部に伝えているた
め、平均誤差最小法の処理において最も時間のかかる定
数乗算処理に費やす時間はほぼゼロとなり、処理が大幅
に高速化する
第１図は本発明の溝底を明示する図、＠２図は本発明の
実施例を示す図、第３図ないし第９図は平均誤差最小法
で使用するウェイトマ） ｌ）ックスの例を示す図、第
１０図ないし第１６図は本発明で使用する乗算器の実施
例である。 以 上
実施例を示す図、第３図ないし第９図は平均誤差最小法
で使用するウェイトマ） ｌ）ックスの例を示す図、第
１０図ないし第１６図は本発明で使用する乗算器の実施
例である。 以 上
Claims (1)
- 演算機能、周辺部制御機能、外部とのデータ入出力機能
を有する中央処理部と、前記中央処理部からの制御に従
って、データの書き込み、読み出しが行なわれるデータ
記憶部と、前記中央処理部と前記データ記憶部の間のデ
ータ伝達経路の途中にあり、前記中央処理部が前記デー
タ記憶部からデータを読み出す時に、前記データ記憶部
が前記中央処理部に向けて出力したデータに前記中央処
理部からの指示によって決定される定数を乗じて加工し
たデータを、前記中央処理装置に伝達する機能を有する
定数乗除算部とから構成され、前記データ記憶部には、
平均誤差最小法の誤差データが記憶されることを特徴と
する、平均誤差最小法を用いた高速画像処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59173842A JPS6152777A (ja) | 1984-08-21 | 1984-08-21 | 平均誤差最小法を用いた高速画像処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59173842A JPS6152777A (ja) | 1984-08-21 | 1984-08-21 | 平均誤差最小法を用いた高速画像処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6152777A true JPS6152777A (ja) | 1986-03-15 |
Family
ID=15968169
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59173842A Pending JPS6152777A (ja) | 1984-08-21 | 1984-08-21 | 平均誤差最小法を用いた高速画像処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6152777A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63244971A (ja) * | 1987-03-30 | 1988-10-12 | Canon Inc | 画像処理方法 |
| JPH04312184A (ja) * | 1991-03-28 | 1992-11-04 | Samsung Electron Co Ltd | 画像処理システムのエッジ検出方法及びその装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5832550B2 (ja) * | 1976-04-08 | 1983-07-13 | 岡本 泰一 | テレビ画面接近警報装置 |
| JPS58215169A (ja) * | 1982-06-08 | 1983-12-14 | Konishiroku Photo Ind Co Ltd | 画信号の２値化装置 |
-
1984
- 1984-08-21 JP JP59173842A patent/JPS6152777A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5832550B2 (ja) * | 1976-04-08 | 1983-07-13 | 岡本 泰一 | テレビ画面接近警報装置 |
| JPS58215169A (ja) * | 1982-06-08 | 1983-12-14 | Konishiroku Photo Ind Co Ltd | 画信号の２値化装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63244971A (ja) * | 1987-03-30 | 1988-10-12 | Canon Inc | 画像処理方法 |
| JPH04312184A (ja) * | 1991-03-28 | 1992-11-04 | Samsung Electron Co Ltd | 画像処理システムのエッジ検出方法及びその装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06222908A (ja) | 多数の多ビット要素を含む複合オペランドに対して並列的に算術演算を実行する方法 | |
| US5315699A (en) | Filtering operation method for very high-speed image processing system | |
| US5457805A (en) | Microcomputer enabling high speed execution of product-sum operation | |
| US4607340A (en) | Line smoothing circuit for graphic display units | |
| JP2739487B2 (ja) | 描画処理装置及びその描画処理装置を用いた画像表示装置 | |
| JPS6152777A (ja) | 平均誤差最小法を用いた高速画像処理装置 | |
| US6633975B1 (en) | Data processing system having plurality of processors and executing series of processings in prescribed order | |
| EP0481525B1 (en) | Color conversion apparatus for altering color values within selected regions of a reproduced picture | |
| US6940619B1 (en) | Polynomial based multi-level screening | |
| US4301514A (en) | Data processor for processing at one time data including X bytes and Y bits | |
| US6172714B1 (en) | Color adjustment table system for YUV to RGB color conversion | |
| JP2709356B2 (ja) | 画像処理方法 | |
| EP0464601A2 (en) | Arithmetic operation system | |
| US5954803A (en) | DMA controller which provides multiple channels | |
| JP3055390B2 (ja) | 画像処理装置 | |
| US6781717B1 (en) | Threshold screening using range reduction | |
| US6535971B1 (en) | Data processing system having plurality of processors and executing series of processings in prescribed order | |
| US6552730B1 (en) | Method and apparatus for bit operational process | |
| JP2984516B2 (ja) | 画像の鮮鋭度調整方法 | |
| EP1120958A2 (en) | Polynomial based multi-level screening | |
| US6161120A (en) | Apparatus for performing a division operation, especially for three-dimensional graphics | |
| JPS6382530A (ja) | 半導体記憶装置 | |
| EP0203728A2 (en) | Graphics picture element data byte processor | |
| JPS59119969A (ja) | 通信装置 | |
| JPS60231274A (ja) | 平均誤差最小法を用いた高速画像処理装置 |