JPS6148262B2 - - Google Patents
Info
- Publication number
- JPS6148262B2 JPS6148262B2 JP15831079A JP15831079A JPS6148262B2 JP S6148262 B2 JPS6148262 B2 JP S6148262B2 JP 15831079 A JP15831079 A JP 15831079A JP 15831079 A JP15831079 A JP 15831079A JP S6148262 B2 JPS6148262 B2 JP S6148262B2
- Authority
- JP
- Japan
- Prior art keywords
- nitride film
- melting point
- molybdenum
- point metal
- high melting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
本発明は、高融点金属の微細な電極・配線を有
する半導体装置を製造する場合に適用して有効な
方法に関する。 近年、電極・配線にモリブデン（Mo），タング
ステン（Ｗ）など高融点金属がしばしば用いられ
る。その理由は、それ等金属材料が多結晶シリコ
ンに比較して低抵抗であるから装置の高速化に寄
与できること、精密なパターニングが可能である
など加工性に優れていること、電極・配線形成後
の熱処理温度に充分耐え得ることなどが主なもの
である。 ところで、一般に電極・配線パターンの形成は
紫外光を利用するフオト・リソグラフイ技術が多
用されているが、その技術を用いた場合の再現性
良くパターン微細化できる範囲は２〔μｍ〕まで
とされている。 本発明は、Mo，Ｗ，チタン（Ti），タンタル
（Ta），ニオブ（Nb），ハフニウム（Hf）などの
高融点金属からなる電極・配線を微細パターンで
再現性良く形成できるようにするものであり、以
下これを詳細に説明する。 第１図乃至第７図は本発明一実施例としてMIS
電界効果半導体装置のゲート電極を形成する工程
を表わすものであり、次に、これ等の図を参照し
つつ記述する。 第１図参照 (1) 一導電型、例えばｎ型を有するシリコン半導
体基板１に通常の技術を適用してフイールド用
絶縁膜２、ゲート絶縁膜２Ｇを形成する。 (2) スパツタ法を適用し、窒化モリブデン
（Mo2N）膜３を厚さ例えば3000〜5000〔Å〕程
度に形成する。 (3) 例えば化学気相成長法（CVD法）を適用
し、窒化シリコン（Si4N4）膜４を形成する。こ
の窒化シリコン膜４は窒化モリブデン膜３を還
元する場合のマスクとなるものであるから、そ
の厚さは水素（H2）が透過しない程度であれば
良い。 第２図参照 (4) フオト・レジスト膜（図示せず）を用いて窒
化シリコン膜４のパターニングを行なう。その
長さＬはフオト・リソグラフイ技術にて可能な
２〔μｍ〕程度で良い。このときのエツチング
技術としてはドライ・エツチング法を適用する
ことが好ましい。 第３図参照 (5) 更に、例えばドライ・エツチング法を適用し
て窒化モリブデン膜３のパターニングを行な
う。 第４図参照 (6) 温度500〜900〔℃〕の水素雰囲気（還元性雰
囲気）中にて窒化モリブデン膜３の還元を行な
う。これは次式に依存して進行する。
する半導体装置を製造する場合に適用して有効な
方法に関する。 近年、電極・配線にモリブデン（Mo），タング
ステン（Ｗ）など高融点金属がしばしば用いられ
る。その理由は、それ等金属材料が多結晶シリコ
ンに比較して低抵抗であるから装置の高速化に寄
与できること、精密なパターニングが可能である
など加工性に優れていること、電極・配線形成後
の熱処理温度に充分耐え得ることなどが主なもの
である。 ところで、一般に電極・配線パターンの形成は
紫外光を利用するフオト・リソグラフイ技術が多
用されているが、その技術を用いた場合の再現性
良くパターン微細化できる範囲は２〔μｍ〕まで
とされている。 本発明は、Mo，Ｗ，チタン（Ti），タンタル
（Ta），ニオブ（Nb），ハフニウム（Hf）などの
高融点金属からなる電極・配線を微細パターンで
再現性良く形成できるようにするものであり、以
下これを詳細に説明する。 第１図乃至第７図は本発明一実施例としてMIS
電界効果半導体装置のゲート電極を形成する工程
を表わすものであり、次に、これ等の図を参照し
つつ記述する。 第１図参照 (1) 一導電型、例えばｎ型を有するシリコン半導
体基板１に通常の技術を適用してフイールド用
絶縁膜２、ゲート絶縁膜２Ｇを形成する。 (2) スパツタ法を適用し、窒化モリブデン
（Mo2N）膜３を厚さ例えば3000〜5000〔Å〕程
度に形成する。 (3) 例えば化学気相成長法（CVD法）を適用
し、窒化シリコン（Si4N4）膜４を形成する。こ
の窒化シリコン膜４は窒化モリブデン膜３を還
元する場合のマスクとなるものであるから、そ
の厚さは水素（H2）が透過しない程度であれば
良い。 第２図参照 (4) フオト・レジスト膜（図示せず）を用いて窒
化シリコン膜４のパターニングを行なう。その
長さＬはフオト・リソグラフイ技術にて可能な
２〔μｍ〕程度で良い。このときのエツチング
技術としてはドライ・エツチング法を適用する
ことが好ましい。 第３図参照 (5) 更に、例えばドライ・エツチング法を適用し
て窒化モリブデン膜３のパターニングを行な
う。 第４図参照 (6) 温度500〜900〔℃〕の水素雰囲気（還元性雰
囲気）中にて窒化モリブデン膜３の還元を行な
う。これは次式に依存して進行する。
【表】
還元層３REDの厚さＷはH2の拡散に依り決定
される為、時間で制御することができる。第８
図は厚さＷと還元時間ｔとの関係を表わす線図
である。 第５図参照 (7) 所望時間の還元が終了した後、窒化シリコン
膜４を除去する。 第６図参照 (8) 燐酸系エツチング液或いはフエリシアン化カ
リ系エツチング液を用いて還元層３RED即ちモ
リブデン層のエツチングを行なう。この場合、
窒化モリブデンのエツチング・レートはモリブ
デンのそれに比較して極めて小さく、選択比は
充分に採れる。第９図はモリブデンと窒化モリ
ブデンのエツチング・レートを比較して示す線
図である。 第７図参照 (9) 再度還元を行なうと窒化モリブデン膜３がモ
リブデン・ゲート電極３Ｇとなるものである。
モリブデン・ゲート電極３Ｇの長さL′は２−
2W〔μｍ〕であり、これを例えば１〔μｍ〕
とするには前記工程(6)の還元時間ｔを制御する
ことに依つて容易に達成される。 以上の工程の後、通常のMIS電界効果半導体装
置の製法に従つて、モリブデン・ゲート電極３Ｇ
及びフイールド用絶縁膜２をマスクとするドナー
不純物（燐又は砒素）のイオン注入あるいは拡散
を行いｎ型ソース領域，ドレイン領域を形成する
（図示せず）。そして更に通常の製法に従つて、ソ
ース電極，ドレイン電極等の導出，配線の形成を
行う。 以上の説明で判るように、本発明に依れば、高
融点金属の電極・配線を有する半導体装置を製造
するにあたり、先ず高融点金属窒化物膜を形成
し、それを通常のフオート・リソグラフイ技術で
パターニングし、パターニングされた窒化物膜の
周辺を一部還元して窒化物よりエツチング・レー
トが著しく大である高融点金属そのものとしてか
ら、その高融点金属のみを除去し、最後に残つた
窒化物膜を還元して微細パターンの高融点金属か
らなる電極・配線を得ることができる。尚、本発
明を実施する場合、窒化モリブデンをパターニン
グするマスクを遠紫外光（deep UV）、電子ビー
ム、Ｘ線などで形成すれば更に微細化することが
可能である。 いずれにせよ本発明では高融点金属の窒化物を
還元する時間のみ制御すれば電極・配線パターン
の微細化をなし得るのでその実施は容易である。
される為、時間で制御することができる。第８
図は厚さＷと還元時間ｔとの関係を表わす線図
である。 第５図参照 (7) 所望時間の還元が終了した後、窒化シリコン
膜４を除去する。 第６図参照 (8) 燐酸系エツチング液或いはフエリシアン化カ
リ系エツチング液を用いて還元層３RED即ちモ
リブデン層のエツチングを行なう。この場合、
窒化モリブデンのエツチング・レートはモリブ
デンのそれに比較して極めて小さく、選択比は
充分に採れる。第９図はモリブデンと窒化モリ
ブデンのエツチング・レートを比較して示す線
図である。 第７図参照 (9) 再度還元を行なうと窒化モリブデン膜３がモ
リブデン・ゲート電極３Ｇとなるものである。
モリブデン・ゲート電極３Ｇの長さL′は２−
2W〔μｍ〕であり、これを例えば１〔μｍ〕
とするには前記工程(6)の還元時間ｔを制御する
ことに依つて容易に達成される。 以上の工程の後、通常のMIS電界効果半導体装
置の製法に従つて、モリブデン・ゲート電極３Ｇ
及びフイールド用絶縁膜２をマスクとするドナー
不純物（燐又は砒素）のイオン注入あるいは拡散
を行いｎ型ソース領域，ドレイン領域を形成する
（図示せず）。そして更に通常の製法に従つて、ソ
ース電極，ドレイン電極等の導出，配線の形成を
行う。 以上の説明で判るように、本発明に依れば、高
融点金属の電極・配線を有する半導体装置を製造
するにあたり、先ず高融点金属窒化物膜を形成
し、それを通常のフオート・リソグラフイ技術で
パターニングし、パターニングされた窒化物膜の
周辺を一部還元して窒化物よりエツチング・レー
トが著しく大である高融点金属そのものとしてか
ら、その高融点金属のみを除去し、最後に残つた
窒化物膜を還元して微細パターンの高融点金属か
らなる電極・配線を得ることができる。尚、本発
明を実施する場合、窒化モリブデンをパターニン
グするマスクを遠紫外光（deep UV）、電子ビー
ム、Ｘ線などで形成すれば更に微細化することが
可能である。 いずれにせよ本発明では高融点金属の窒化物を
還元する時間のみ制御すれば電極・配線パターン
の微細化をなし得るのでその実施は容易である。
第１図乃至第７図は本発明をゲート電極の形成
に適用した場合を説明するための工程要所に於け
る半導体装置の要部側断面図、第８図は還元と時
間の関係を表わす線図、第９図はエツチング・レ
ートの関係を表わす線図である。 図に於いて、１は基板、２はフイールド用絶縁
膜、２Ｇはゲート絶縁膜、３は窒化モリブデン
膜、３REDは還元層、３Ｇはゲート電極、４は窒
化シリコン膜である。
に適用した場合を説明するための工程要所に於け
る半導体装置の要部側断面図、第８図は還元と時
間の関係を表わす線図、第９図はエツチング・レ
ートの関係を表わす線図である。 図に於いて、１は基板、２はフイールド用絶縁
膜、２Ｇはゲート絶縁膜、３は窒化モリブデン
膜、３REDは還元層、３Ｇはゲート電極、４は窒
化シリコン膜である。
Claims (1)
- １ 半導体基板上に高融点金属窒化物膜を形成
し、該窒化物膜をパターニング後その周辺一部を
還元し高融点金属となしてから除去し、残留して
いる微細パターンの窒化物膜を還元して高融点金
属の電極・配線とする工程が含まれることを特徴
とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15831079A JPS5680144A (en) | 1979-12-06 | 1979-12-06 | Preparation of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15831079A JPS5680144A (en) | 1979-12-06 | 1979-12-06 | Preparation of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5680144A JPS5680144A (en) | 1981-07-01 |
| JPS6148262B2 true JPS6148262B2 (ja) | 1986-10-23 |
Family
ID=15668826
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15831079A Granted JPS5680144A (en) | 1979-12-06 | 1979-12-06 | Preparation of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5680144A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4640004A (en) * | 1984-04-13 | 1987-02-03 | Fairchild Camera & Instrument Corp. | Method and structure for inhibiting dopant out-diffusion |
| US4829363A (en) * | 1984-04-13 | 1989-05-09 | Fairchild Camera And Instrument Corp. | Structure for inhibiting dopant out-diffusion |
-
1979
- 1979-12-06 JP JP15831079A patent/JPS5680144A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5680144A (en) | 1981-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW200529293A (en) | Masking methods | |
| JP2609267B2 (ja) | 自己整列ひ化ガリウム装置の製造方法 | |
| JPH022142A (ja) | 電界効果トランジスタ及びその製造方法 | |
| US4551907A (en) | Process for fabricating a semiconductor device | |
| JPH02192127A (ja) | Ｔ型ゲート形状を有する自己整合ｍｅｓｆｅｔの製造方法 | |
| JPS6148262B2 (ja) | ||
| JP3235549B2 (ja) | 導電層形成法 | |
| JP4533155B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0198229A (ja) | 半導体装置の製造方法 | |
| JP3196241B2 (ja) | 半導体装置の製造方法 | |
| JPH02106971A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0213929B2 (ja) | ||
| JP2658884B2 (ja) | 半導体装置の製造方法 | |
| JPS6340323A (ja) | 微細パタ−ンの形成方法 | |
| KR100518220B1 (ko) | 반도체 소자의 비트라인 형성방법 | |
| JP2886238B2 (ja) | 半導体装置の製造方法 | |
| JPS6068662A (ja) | 半導体装置およびその製造方法 | |
| JPH01251667A (ja) | 電界効果トランジスタの製造方法 | |
| JPH0210872A (ja) | 半導体装置の製造方法 | |
| JPS62143422A (ja) | 半導体装置の製造方法 | |
| JPS6252935A (ja) | エツチング方法 | |
| JPS63207179A (ja) | 半導体装置の製造方法 | |
| JPH01286364A (ja) | 半導体装置の製造方法 | |
| JPS62243372A (ja) | 半導体装置の製造方法 | |
| JPS62200765A (ja) | 半導体素子の製造方法 |