[go: up one dir, main page]

JPS6143353A - Address tracking device - Google Patents

Address tracking device

Info

Publication number
JPS6143353A
JPS6143353A JP59165967A JP16596784A JPS6143353A JP S6143353 A JPS6143353 A JP S6143353A JP 59165967 A JP59165967 A JP 59165967A JP 16596784 A JP16596784 A JP 16596784A JP S6143353 A JPS6143353 A JP S6143353A
Authority
JP
Japan
Prior art keywords
address
memory
main body
tracking device
tracking
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59165967A
Other languages
Japanese (ja)
Inventor
Tetsuya Sera
哲也 世良
Tsunehiro Matsui
松井 恒裕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC IC Microcomputer Systems Co Ltd
Original Assignee
NEC IC Microcomputer Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC IC Microcomputer Systems Co Ltd filed Critical NEC IC Microcomputer Systems Co Ltd
Priority to JP59165967A priority Critical patent/JPS6143353A/en
Publication of JPS6143353A publication Critical patent/JPS6143353A/en
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

PURPOSE:To store the address tracking results with a small capacity memory by storing the addresses obtained through tracking actions of an address tracking device in the corresponding address positions of a memory provided in the tracking device. CONSTITUTION:A display 1 is connected to a tracking device main body 5 with a video cord 4, and a CPU17 set on the main body 5 is clipped by a clip 16 attached at the tip of a cable 14 connected to the main body 5. Then the power supply is applied in the order of power supply switches 10, 18 and 3. When an execution switch 12 of the CPU17 is pushed, the address information on the CPU17 which is under execution is fetched by the main body 5 from the clip 16 via the cable 14 and stored in the position corresponding to the address information on a memory in the main body 5. Then a display switch 9 is pushed to deliver the information stored in the memory in the main body 5 to a display screen.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、電子回路装置に搭載されているマイクロコン
ピュータ等の中央演算処理装置(以下、CPUという)
の動作状態を追跡する装置の改良に関する。
[Detailed Description of the Invention] (Industrial Application Field) The present invention relates to a central processing unit (hereinafter referred to as CPU) such as a microcomputer installed in an electronic circuit device.
The present invention relates to an improvement in a device for tracking the operating status of a vehicle.

(従来技術) 従来、電子回路に搭載されているCPUの動作アドレス
を追跡する追跡装置は、CPUの出力するアドレス信号
そのものを記憶していた。従って、追跡装置が取り扱う
情報量はアドレス信号のビット数に比例し、アドレス信
号の全てを蓄積するには、大容井−のメモリが必要であ
った。また所定の範囲のアドレス価城を何度もループ実
行するような処理手順の場合、実行したアドレス領域を
知るにはループ実行する回数分同じ情報が蓄積されるた
め、情報量の無駄が生じるという問題があった。
(Prior Art) Conventionally, a tracking device that tracks the operating address of a CPU installed in an electronic circuit stores the address signal itself output from the CPU. Therefore, the amount of information handled by the tracking device is proportional to the number of bits of the address signal, and a large capacity memory is required to store all the address signals. Furthermore, in the case of a processing procedure that repeatedly executes a loop over a predetermined range of address values, the same information is accumulated for the number of times the loop is executed in order to know the executed address area, resulting in wasted information. There was a problem.

(発明が解決しようとする問題点) 本発明の目的は全動作領域のアドレス情報の蓄積、確認
を小容量のメモリーで災現した追跡装置を提供するとと
ttcある。
(Problems to be Solved by the Invention) An object of the present invention is to provide a tracking device that can store and check address information of all operating areas using a small memory capacity.

(問題点を解決するための手段) 本発明によればメモリーに記憶された処理手順に従って
処理金するCPUのメモリーのアドレスを入力する手段
と、自己のメモリーとを備え、入力されたアドレスに対
する自己のメそり一の位置に所定の情報を記憶するアド
レス追跡g&−七得る。
(Means for Solving the Problems) According to the present invention, the present invention includes a means for inputting an address in the memory of a CPU that processes money according to a processing procedure stored in the memory, and a self-memory, Address tracking g&-7 is obtained which stores predetermined information at the first location of the address.

(実施例) 以下、図面を参照して1本発明をより詳細に説明する。(Example) Hereinafter, the present invention will be explained in more detail with reference to the drawings.

第1図は、本発明の一実施例である。lはディスプレイ
本体、2はディスプレイ画面、3Fiデイスプレイの電
源スィッチ、4はビデオコード、5は追跡装置本体、6
はアドレス情報クリアスイ。
FIG. 1 shows one embodiment of the present invention. l is the display body, 2 is the display screen, 3Fi display power switch, 4 is the video cord, 5 is the tracking device body, 6
Clear address information.

チ、7はスタートアドレスセットスイッチ、8はエンド
アドレスセットスイッチ、9はディスプレイスタートス
イッチ、10は追跡装置の電源スィッチ、11は数字キ
ー、12はCPUの実行開始スイッチ、13はCPUの
アドレス値を示すLED% 14は被追跡装置のCPU
動作情報を伝えるケーブル、15は被追跡装置本体、1
6はCPUをはさむクリップ、17は被追跡装置のCP
U。
7 is a start address set switch, 8 is an end address set switch, 9 is a display start switch, 10 is a tracking device power switch, 11 is a numeric key, 12 is a CPU execution start switch, 13 is a CPU address value The indicated LED% 14 is the CPU of the tracked device
A cable that conveys operation information, 15 is the main body of the tracked device, 1
6 is the clip that holds the CPU, 17 is the CPU of the tracked device
U.

18は被追跡装置の電源スィッチである。18 is a power switch of the tracked device.

ディスプレイ1の電源スィッチ3、追跡装置5の電源ス
イッチlO1被追跡装[15の電源スィッチ18か全て
OFFの状態で、ディスプレイ、と追跡装置本体5をビ
デオー−ド4で接続し、追跡装置本体5に接続されてい
るケーブル14の先端e(あるクリップ16で、被追跡
装置本体15上のCPU17をはさみ、電源スイッチ1
0. l 8 。
With the power switch 3 of the display 1, the power switch 1O1 of the tracking device 5, and the power switch 18 of the tracked device [15] all in the OFF state, connect the display and the tracking device main body 5 with the video code 4, and connect the tracking device main body 5. Clip the CPU 17 on the tracked device main body 15 with the tip e of the cable 14 connected to the
0. l8.

3の餉r(電源を投入する。この状態では、ディスプレ
イ画面2Vζは何も表示されていない。クリアスイッチ
6を押すと、追跡装置5内の追跡情報は全て消される。
Step 3: Turn on the power. In this state, nothing is displayed on the display screen 2Vζ. When the clear switch 6 is pressed, all tracking information in the tracking device 5 is erased.

走らせたいメモリの範囲は、スタートアドレススイッチ
7を押し、スタートアドレスを数字キー11で入力する
。同様に、エンドアドレススイッチ8を押し、エンドア
ドレスを数字キー11で入力する。これらの押された数
字はLED13に表示される。そこでCPU17の実行
スイッチ12を押すと、スタートアドレスからエンドア
ドレスで指定されたプログラムを実行して停止する。実
行中のアドレス及び停止アドレスは順次LHD13に表
示される。また実行中のCPU17のアドレス情報は、
クリップ16からケープ#14を介し、追跡装置本体5
に順次取り込まれ、追跡装置本体5内のメモリーのアド
レス情報対応位tKたとえは高レベル信号を記憶して蓄
積される。次にディスプレイスイッチ9をおせば、ビデ
オコード4を介しディスプレイ画面2に高レベル信号が
蓄積された追跡装置本体5内のメモリーのアドレスが出
力される。
For the memory range you want to run, press the start address switch 7 and enter the start address using the numeric keys 11. Similarly, the end address switch 8 is pressed and the end address is input using the numeric keys 11. These pressed numbers are displayed on the LED 13. When the execution switch 12 of the CPU 17 is pressed, the program specified by the start address to the end address is executed and stopped. The address under execution and the stop address are sequentially displayed on the LHD 13. Also, the address information of the CPU 17 during execution is
From the clip 16 to the tracking device body 5 via the cape #14
The address information corresponding to the address information tK in the memory in the tracking device main body 5 is stored and stored. Next, when the display switch 9 is pressed, the address of the memory in the tracking device main body 5 in which the high level signal is stored is outputted on the display screen 2 via the video cord 4.

本実施例の回路例は第2図に示されている。21は入力
データ切換部、22は追跡結果を蓄積するメモす、23
はアドレス信号群切り換え部、24は信号制御部、31
は本追跡装置のCPUアドレス信号用バス、32は被追
跡装置からのアドレス信号用バス、33はメモリへのア
ドレス信号用バス、34は1ビツトのメそり人力データ
線、35は1ビツトのメモリ出力データ、36は入力デ
ータ切り換え信号、37はメモリの書き込みおよび読み
出しの信号線、38はアドレス切り換え信号線、39は
本追跡装置のCPUからのメモリ書き込みおよ・び読み
出し信号線、40は被追跡装置からのメモリ書き込みお
よび読み出し信号線、41は本追跡装置で使用するアド
レス追跡開始、終了認識信号線、42はメモリ入力デー
タ切り換え信号線である。
A circuit example of this embodiment is shown in FIG. 21 is an input data switching unit, 22 is a memo for storing tracking results, 23
24 is an address signal group switching section; 24 is a signal control section; 31
32 is a bus for address signals from the tracked device, 33 is a bus for address signals to memory, 34 is a 1-bit mesori manual data line, and 35 is a 1-bit memory. Output data, 36 is an input data switching signal, 37 is a memory writing and reading signal line, 38 is an address switching signal line, 39 is a memory writing and reading signal line from the CPU of this tracking device, and 40 is a signal line for receiving data. Memory write and read signal lines from the tracking device, 41 are address trace start and end recognition signal lines used in this tracking device, and 42 are memory input data switching signal lines.

アドレス追跡認識信号線41の信号が終了の信号となり
、アドレス追跡を行っていない場合は、制御部24がア
ドレス切り換え信号線18を出しアドレス切換部23を
CPU側のアドレス信号用バス31を受けるように切り
換え、アドレス信号としてCPU側のアドレス信号をメ
そす22に入力する。また、信号線19の追跡装置のメ
モリ書込込み/読出し信号を信号!fs17に加えてメ
そり書き込み/読み出し信号をメモリ22に加える。
When the signal on the address tracking recognition signal line 41 becomes an end signal and address tracking is not being performed, the control section 24 outputs the address switching signal line 18 and causes the address switching section 23 to receive the address signal bus 31 on the CPU side. , and inputs the address signal from the CPU side to the message 22 as an address signal. Also, the memory write/read signal of the tracking device on the signal line 19 is signaled! In addition to fs17, a memory write/read signal is applied to memory 22.

信号線19に書き込み信号を加えるとメモy−22には
CPUのアドレスが書き込まれ、読み出し信号を加える
と出力データ$35に追跡結果の読み出しができる。ま
た、メモリ入力切り換え信号線22の信号を入力データ
切り換え信号線36を介して入力データ切り換え制御部
21に加えてメそり入力データ線34を高レベルか低レ
ベルかに指定してメモリ22に書き込むこともできる。
When a write signal is applied to the signal line 19, the address of the CPU is written to the memory Y-22, and when a read signal is applied, the tracking result can be read to the output data $35. Further, the signal of the memory input switching signal line 22 is added to the input data switching control unit 21 via the input data switching signal line 36, and the mesori input data line 34 is designated as high level or low level and written to the memory 22. You can also do that.

このメそり入力データ線34の入力データは、高レベル
か低レベルかのどちらかに固定される。
The input data of this mesh input data line 34 is fixed at either a high level or a low level.

次にアドレス追跡を開始する前に、メモリー人力切換信
号線42の切り換え信号を切換信号R36を介L7て入
力データ切換制御部21に加え、メモリ入力データ線1
4の信号を低レベルにしておく。
Next, before starting address tracking, the switching signal of the memory manual switching signal line 42 is applied to the input data switching control unit 21 via the switching signal R36 L7, and the memory input data line 1
Keep signal 4 at low level.

この状態でメモリ22の全域に低レベル信号を書き込む
。舎き込み終了後、メモリ入力切り換え信号線42切り
換え信号を切り換信号llA36を介して入力データ切
換え制御部14に加え、メモリ入力データ線34の信号
を高レベルにする。その後、アドレス追跡開始終了認識
信号線21に追跡開始信号を加えて被追跡装置のアドレ
ス追跡開始となると、制御部24がアドレス切り換え信
号線38を介してアドレス切り換え部23を被追跡装置
側のアドレス信号用バス32を受けるように切り換え、
アドレス信号用バス33を介してメモリ22に入力され
る。また、書込み/読出し信号線40の信号を書込み/
読出し信号線37を介してメモリー22に加え、アドレ
ス用バス33から与えられるアドレスの位置に入力デー
タ@34からの高レベル信号が書き込まれる。
In this state, a low level signal is written throughout the memory 22. After the storage is completed, the switching signal of the memory input switching signal line 42 is applied to the input data switching control unit 14 via the switching signal llA 36, and the signal of the memory input data line 34 is set to high level. Thereafter, when a tracking start signal is applied to the address tracking start/end recognition signal line 21 to start the address tracking of the tracked device, the control unit 24 switches the address switching unit 23 to the tracked device side address via the address switching signal line 38. Switch to receive the signal bus 32,
It is input to the memory 22 via the address signal bus 33. In addition, the signal on the write/read signal line 40 is
In addition to the memory 22 via the read signal line 37, a high level signal from the input data @34 is written to the address location given from the address bus 33.

(発明の効果) 本発明によれば、被追跡装置の追跡によって得られるア
ドレスを追跡装置内のメそり一の対応アドレス位置に記
憶して−るのでホ容量メモリで追跡結果を記憶すること
ができ、かつ実施したアドレスを全アドレス領域のどの
部分か直接確認することができる。
(Effects of the Invention) According to the present invention, since the address obtained by tracking the tracked device is stored in the corresponding address position of the memory in the tracking device, the tracking result can be stored in the capacity memory. It is also possible to directly confirm which part of the entire address area the addressed address is.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例を示す斜視図、第2図はその
回路プロ、り図である。 l・・・・・・ディスプレイ本体、2・・・・・・ディ
スプレイ画面、3・・・・・・ディスプレイ電源スィッ
チ、4・・・・・・ビデオコード%5・・・・・・追跡
装置本体、6・・・・・・アドレス情報クリアスイッチ
、7・・・・・・スタートアドレスセットスイッチ、8
・・・・・・エンドアドレスセットスイッチ、9・・・
・・・ディスプレイスタートスイッチ、10・・・・・
・追跡装置の電源スィッチ、11・・・・・・数字=?
−,12・・・・・・CPUの実行開始スイッチ、13
・・・・・・CPUのアドレス値を示すLED、14・
・・・・・被追跡装置のCPU動作情報を伝えるケーブ
ル、15・・・・・・被追跡装置本体、16・・・・・
・CPUをはさむクリップ、17・・・・・・被追跡装
置のCPU、18・・・・・・被追跡装置の電源スィッ
チ、21・・・・・・入力データ切り換え制御部、22
・・・・・・メモリ、23・・・・・・アドレス切り換
え部、24・・・・・・信号制御部、31追跡装置内の
CPUアドレス信号用バス、32・・・被追跡装置から
のアドレス信号用バス、33・・・・・・メモリアドレ
ス信号用バス、34・・・・・・メモリ入力データ線、
35・・・・・・メモリ出力データ線、36・・・入力
データ切り換え信号線、37・・・・・・メモリ読み出
しおよび書き込み信号線、38・・・・・・アドレス切
り換え信号線、39・・・・・・追跡装置のメモリ書き
込みおよび読み出し信号線、40・・・・・・被追跡装
置のメモリ書き込みおよび読み出し信号線、41・・・
・・・アドレス追跡開始終了認識信号線、42・・・・
・・メモリ入力切り換え信号線
FIG. 1 is a perspective view showing an embodiment of the present invention, and FIG. 2 is a schematic diagram of the circuit. l...Display body, 2...Display screen, 3...Display power switch, 4...Video code%5...Tracking device Main unit, 6...Address information clear switch, 7...Start address set switch, 8
...End address set switch, 9...
...Display start switch, 10...
・Tracking device power switch, 11... Number =?
-, 12...CPU execution start switch, 13
...LED indicating the address value of the CPU, 14.
... Cable that conveys CPU operation information of the tracked device, 15 ... Tracked device main body, 16 ...
- Clip that holds the CPU, 17...CPU of the tracked device, 18...Power switch of the tracked device, 21...Input data switching control unit, 22
... Memory, 23 ... Address switching section, 24 ... Signal control section, 31 CPU address signal bus in the tracking device, 32 ... From the tracked device Address signal bus, 33...Memory address signal bus, 34...Memory input data line,
35...Memory output data line, 36...Input data switching signal line, 37...Memory read and write signal line, 38...Address switching signal line, 39. ...Memory write and read signal line of the tracking device, 40...Memory write and read signal line of the tracked device, 41...
...Address tracking start/end recognition signal line, 42...
・・Memory input switching signal line

Claims (1)

【特許請求の範囲】[Claims] メモリーにプログラムされた処理手順に応じて処理する
CPUに接続され前記CPUの処理に応じた前記プログ
ラムを蓄積する前記メモリーのアドレスに対応する自己
のメモリーの位置に前記CPUの処理に応じて所定の情
報を蓄積することを特徴とするアドレス追跡装置。
It is connected to a CPU that processes according to the processing procedure programmed in the memory, and stores the program according to the processing of the CPU. An address tracking device characterized by accumulating information.
JP59165967A 1984-08-08 1984-08-08 Address tracking device Pending JPS6143353A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59165967A JPS6143353A (en) 1984-08-08 1984-08-08 Address tracking device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59165967A JPS6143353A (en) 1984-08-08 1984-08-08 Address tracking device

Publications (1)

Publication Number Publication Date
JPS6143353A true JPS6143353A (en) 1986-03-01

Family

ID=15822408

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59165967A Pending JPS6143353A (en) 1984-08-08 1984-08-08 Address tracking device

Country Status (1)

Country Link
JP (1) JPS6143353A (en)

Similar Documents

Publication Publication Date Title
JPS63223901A (en) In-vehicle control device
JPS62173696A (en) Information memorizing/reading system
EP0059758A1 (en) Numerical control unit
JPS6143353A (en) Address tracking device
JPH0413840Y2 (en)
JP2001350625A5 (en)
JP3182287B2 (en) Microprocessor
JP3131918B2 (en) Memory device
JPS6029423B2 (en) microcomputer system
JPS60160447A (en) programmable controller
JPH08171505A (en) Semiconductor device
JPS62117011A (en) Channel display device for input and output unit
JPS5829057A (en) Trace device for register
JP3399709B2 (en) Data extraction method in programmable controller and programmable controller
CN115374027A (en) Method for realizing any IO port line operation of single chip microcomputer by using C program pointer and function parameter
JPH0296847A (en) Trace controller
JPS60147858A (en) Memory contents read method during operation
JP2001318907A (en) Microcomputer incorporating flash memory
JPS59229651A (en) Device for developing system
KR0157730B1 (en) Ipyrom recording device and recording method using personal computer
JP2000276347A (en) Portable electronic apparatus
JPS6061841A (en) Control system of program evaluating device
JPS5914060A (en) Switching circuit of memory bank
JPS63239027A (en) Control device of injection molder
JPH0516635B2 (en)