JPS6139780B2 - - Google Patents
Info
- Publication number
- JPS6139780B2 JPS6139780B2 JP55128250A JP12825080A JPS6139780B2 JP S6139780 B2 JPS6139780 B2 JP S6139780B2 JP 55128250 A JP55128250 A JP 55128250A JP 12825080 A JP12825080 A JP 12825080A JP S6139780 B2 JPS6139780 B2 JP S6139780B2
- Authority
- JP
- Japan
- Prior art keywords
- channel
- time
- information
- data
- header
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/50—Circuit switching systems, i.e. systems in which the path is physically permanent during the communication
- H04L12/52—Circuit switching systems, i.e. systems in which the path is physically permanent during the communication using time division techniques
- H04L12/525—Circuit switching systems, i.e. systems in which the path is physically permanent during the communication using time division techniques involving a stored program control
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Description
本発明は、データ、音声、画情報等の時分割交
換機の制御方式に関するものである。 データ交換機は、接続制御情報にしたがつて入
回線と出回線との間の経路を設定し、その間でデ
ータの転送を行う機能を持つているが、データの
扱い方によつて回線交換と、蓄線交換の２つの方
式に分けられる。 回線交換方式は、選択信号により出入回線間の
通信経路を設定した後、データの転送を行うもの
で、例えば第１図ａに示すように、入トランク１
５に着信した電文の接続制御情報をレジスタ・セ
ンダ１８に一時記憶し、マーカ１７でこの情報を
デコードしてその結果にしたがつて通話路スイツ
チ１４を閉じると同時に、出トランク１６を接続
し、電文情報を転送する。したがつて、任意の符
号やデータを伝播時間の遅れだけで即時に送受で
きるので、第２図に示すように、応答時間の要求
のきびしい会話形のシステム等、即時性が要求さ
れるデータに適している。また、同期を必要とす
るアナログ・データの交換にも適している（以上
〇で示す）。しかし、保留時間の短いデータに対
しては、共通制御装置のコストが増大することと
もに、輻輳による接続時間増加の影響が大きいた
め、不適である（×で示す）。 なお、回線交換方式には、通信路の形式により
空間分割と時分割の方式があり、後者は入回線か
らの時分割多重データ信号を、信号パルスに同期
してビツト等の単位で選択信号によりあらかじめ
設定された所定の出回線の空きチヤネルに割り当
て、送出するものである。 次に、蓄積交換（メツセージ交換）方式は、入
回線からの接続制御情報と電文情報とを一旦交換
機で蓄積した後、空きの出回線を選んでこれらの
信号を次の交換機に送出するもので、第１図ｂに
示すように、計算機を使用する場合、通信制御装
置１２を介して入力した情報を中央処理装置１１
で処理した後、磁気ドラム等１３に一旦蓄積し、
通信制御装置１２で出回線を選択して一括送出す
る。この方式では、情報を一旦蓄積し、空きを待
つて接続するため、出回線の使用能率を高めるこ
とができ、また蓄積機能を利用して符号形式の変
換、伝送速度の変更等の処理を行うことができ
る。したがつて、第２図に示すように、保留時間
の短い情報には適しているが、即時性が要求され
る情報、あるいは同期を要するアナログ・データ
等の伝送には不適である。 また、蓄積交換方式の一種にパケツト交換方式
があり、これは例えば最大1000ビツト程度のパケ
ツトと呼ばれるブロツクに分割し、ブロツクごと
に接続制御情報を付加し、ブロツク単位に交換機
を介して高速転送を行う方式である。この方式で
は、蓄積交換方式の特徴を生かしながら、伝送遅
延時間の短縮を可能としているため、第２図に示
すように、蓄積交換であつても、高速端未相互通
信の場合には、即時性の要求されるデータに適し
ている。 結局、従来の回線交換方式では、呼びごとに回
線が保留されるため、１つの呼びの間、電文の有
無にかかわらず回線が保留されることとなり、通
信中の電文密度が小さいときには、伝送路の能率
が低下するという欠点がある。一方、従来のパケ
ツト交換方式では、接続制御情報のみならず、電
文情報も交換機内に蓄積してから送出するため、
記憶素子量を多く必要とし、同時に遅延時間も大
きくなるという欠点がある。 本発明の目的は、これらの欠点を除去し、従来
のパケツト交換機に比べて電文および接続制御情
報を蓄積するための記憶素子量を少くし、かつ電
文の交換機内遅延時間を短縮させることができる
時分割交換制御方式を提供することにある。 本発明の時分割交換制御方式は、電文通信要求
ごとにその電文情報に先行して接続制御情報を付
加し、さらに回線上の空きチヤネルを捜索して通
信情報を伝送する時分割交換方式において、時分
割通話路の前段で入回線をシフト・レジスタに接
続し、各チヤネルの電文情報に先行する接続制御
情報を上記シフト・レジスタから読み出して、該
当する電文の出回線および該出回線の空チヤネル
を選択し、選択結果により時分割通話路を制御し
た後、上記シフト・レジスタから該当する電文情
報を取り出して、時分割通話路を介して方路変
換、チヤネル変換を行うことを特徴としている。 以下、本発明の実施例を、図面により説明す
る。 第３図および第４図は、本発明の時分割ハイウ
エイの構成を示す図および本発明で用いるデータ
形式の説明図である。 チヤネル単位で時分割多重化された回線、つま
り時分割ハイウエイは、第３図に示すように、１
フレーム当りＮチヤネル、１チヤネル当りｘビツ
トで構成され、電文通信要求ごとにＮチヤネルの
中の空きチヤネルがハントされる。ハントされた
チヤネルを用いて伝送されるユーザの電文は、第
４図に示すように、開始フラグと終了フラグに挾
まれ、かつ電文ごとに相手接続制御情報を表示す
るヘツダを含むものとする。なお、開始フラグお
よび終了フラグには、ヘツダおよびユーザ・デー
タに表われないパターンを設定する必要があり、
例えばHDLC（ハイレベル・データリンク伝送制
御手順）のフレームで使用されるＦパターン
（01111110）およびヘツダ、ユーザ・データ０挿
入等の手法を用いることが考えられる。 第５図は、本発明の実施例を示す時分割交換制
御方式の概略ブロツク図である。 第５図においては、第３図に示した時分割ハイ
ウエイを入ハイウエイ１、出ハイウエイ２として
各々ｍ本収容している。入ハイウエイ１は、方
路、チヤネルを変換する通話路部３に接続する手
前で、ヘツダ読出部４を経由する。 ヘツダ読出部４は、内部のシフト・レジスタ４
１により接続制御のための時間的余裕を与え、こ
の間に時分割通話路３の動作を完了させる機能を
有している。すなわち、ヘツダ読出部４では、シ
フト・レジスタ４１にデータを蓄積し、各チヤネ
ルを監視して、開始フラグが現われたチヤネルの
ヘツダを読み出し、その情報を情報線５を介して
パス整合部６に送出する。パス整合部６は、情報
線５を介して送られてくる入側のハイウエイ番
号、チヤネル番号およびヘツダから読み出された
接続制御情報を受け、先ず、相手方路に対応する
出ハイウエイ２を選択する。次に、その出ハイウ
エイイ２のＮチヤネルの中から空きチヤネルを選
択し、その結果にもとづいて通話路部３を制御し
て、入，出ハイウエイ１，２の方路、チヤネルを
交換制御する。 このように、パス整合部６が方路、チヤネルの
整合を行い、通話路部３の制御を完了するまでの
時間τよりも長い時間だけヘツダ読出部４内のシ
フト・レジスタ４１でユーザのデータを保持して
おけば、該データの脱落なしに中間ハイウエイ７
を通り、通話路部３で交換され、出ハイウエイ２
に出力される。したがつて、通話路部３はデータ
が通過する時間だけ通話路部３を形成すればよ
く、従来の回線交換方式に比べて回線の伝送路の
能率を高くできる。 第６図は、第５図におけるヘツダ読出部の構成
図である。 入ハイウエイ１は、シフト・レジスタ４１を経
由して中間ハイウエイ７に接続される。シフト・
レジスタ４１は、入ハイウエイ１との接続口の１
チヤネル分、およびそれ以後フレーム間隔ごと
に、第６図に示すように、チヤネル読出部４２を
ｋ個設ける。なお、ｋは〔（開始フラグ＋ヘツ
ダ）ビツト数／チヤネル・ビツト数ｘ〕により設
定され、割り切れない場合には小数点を切り上げ
る。 シフト・レジスタ４１の入口にある＃１のチヤ
ネル読出部４２から、入ハイウエイ上の各チヤネ
ルの情報をチヤネル・コントローラ４３に読み込
む。チヤネル・コントローラ４３は、各チヤネル
の受信データにもとづいて、各チヤネルの通信状
態を保持するチヤネル状態保持メモリ４４の内容
を更新する。 チヤネル状態保持メモリ４４は、Ｎ個のチヤネ
ル＃０…＃Ｎ―１に対応してサイクリツクに回転
して、各チヤネルの状態を多重処理する。 チヤネル・コントローラ４３とチヤネル状態保
持メモリ４４の動作により、あるチヤネルｉにデ
ータが到着し、そのヘツダがシフト・レジスタ４
１内に完全に収容され、ｋ個のチヤネル読出部４
２にそれぞれヘツダ情報が到着したことが判別さ
れた時点で、チヤネル・コントローラ４３はコン
トロール情報線５１によりその旨をパス整合部６
に伝達し、同時にデータ情報線５２を介してその
ヘツダ情報をパス整合部６に伝達する。このよう
にして、ヘツダ情報は直ちにパス整合部６に送ら
れることになる。 第７図および第８図は、第６図におけるチヤネ
ル状態保持メモリのチヤネル・ステータスの説明
図、およびチヤネル・ステータス遷移動作のフロ
ーチヤートである。 チヤネル状態保持メモリ４４は、各チヤネル対
応にチヤネルの状態を記憶するチヤネル・ステー
タス部（ST）４４１と、ｋ個のチヤネルに分割
されて到着する〔開始フラグ＋ヘツダ〕を計数す
るカウンタ部（CNT）４４２とからなる。 チヤネル・ステータス（ST）は、第７図に示
すように、
換機の制御方式に関するものである。 データ交換機は、接続制御情報にしたがつて入
回線と出回線との間の経路を設定し、その間でデ
ータの転送を行う機能を持つているが、データの
扱い方によつて回線交換と、蓄線交換の２つの方
式に分けられる。 回線交換方式は、選択信号により出入回線間の
通信経路を設定した後、データの転送を行うもの
で、例えば第１図ａに示すように、入トランク１
５に着信した電文の接続制御情報をレジスタ・セ
ンダ１８に一時記憶し、マーカ１７でこの情報を
デコードしてその結果にしたがつて通話路スイツ
チ１４を閉じると同時に、出トランク１６を接続
し、電文情報を転送する。したがつて、任意の符
号やデータを伝播時間の遅れだけで即時に送受で
きるので、第２図に示すように、応答時間の要求
のきびしい会話形のシステム等、即時性が要求さ
れるデータに適している。また、同期を必要とす
るアナログ・データの交換にも適している（以上
〇で示す）。しかし、保留時間の短いデータに対
しては、共通制御装置のコストが増大することと
もに、輻輳による接続時間増加の影響が大きいた
め、不適である（×で示す）。 なお、回線交換方式には、通信路の形式により
空間分割と時分割の方式があり、後者は入回線か
らの時分割多重データ信号を、信号パルスに同期
してビツト等の単位で選択信号によりあらかじめ
設定された所定の出回線の空きチヤネルに割り当
て、送出するものである。 次に、蓄積交換（メツセージ交換）方式は、入
回線からの接続制御情報と電文情報とを一旦交換
機で蓄積した後、空きの出回線を選んでこれらの
信号を次の交換機に送出するもので、第１図ｂに
示すように、計算機を使用する場合、通信制御装
置１２を介して入力した情報を中央処理装置１１
で処理した後、磁気ドラム等１３に一旦蓄積し、
通信制御装置１２で出回線を選択して一括送出す
る。この方式では、情報を一旦蓄積し、空きを待
つて接続するため、出回線の使用能率を高めるこ
とができ、また蓄積機能を利用して符号形式の変
換、伝送速度の変更等の処理を行うことができ
る。したがつて、第２図に示すように、保留時間
の短い情報には適しているが、即時性が要求され
る情報、あるいは同期を要するアナログ・データ
等の伝送には不適である。 また、蓄積交換方式の一種にパケツト交換方式
があり、これは例えば最大1000ビツト程度のパケ
ツトと呼ばれるブロツクに分割し、ブロツクごと
に接続制御情報を付加し、ブロツク単位に交換機
を介して高速転送を行う方式である。この方式で
は、蓄積交換方式の特徴を生かしながら、伝送遅
延時間の短縮を可能としているため、第２図に示
すように、蓄積交換であつても、高速端未相互通
信の場合には、即時性の要求されるデータに適し
ている。 結局、従来の回線交換方式では、呼びごとに回
線が保留されるため、１つの呼びの間、電文の有
無にかかわらず回線が保留されることとなり、通
信中の電文密度が小さいときには、伝送路の能率
が低下するという欠点がある。一方、従来のパケ
ツト交換方式では、接続制御情報のみならず、電
文情報も交換機内に蓄積してから送出するため、
記憶素子量を多く必要とし、同時に遅延時間も大
きくなるという欠点がある。 本発明の目的は、これらの欠点を除去し、従来
のパケツト交換機に比べて電文および接続制御情
報を蓄積するための記憶素子量を少くし、かつ電
文の交換機内遅延時間を短縮させることができる
時分割交換制御方式を提供することにある。 本発明の時分割交換制御方式は、電文通信要求
ごとにその電文情報に先行して接続制御情報を付
加し、さらに回線上の空きチヤネルを捜索して通
信情報を伝送する時分割交換方式において、時分
割通話路の前段で入回線をシフト・レジスタに接
続し、各チヤネルの電文情報に先行する接続制御
情報を上記シフト・レジスタから読み出して、該
当する電文の出回線および該出回線の空チヤネル
を選択し、選択結果により時分割通話路を制御し
た後、上記シフト・レジスタから該当する電文情
報を取り出して、時分割通話路を介して方路変
換、チヤネル変換を行うことを特徴としている。 以下、本発明の実施例を、図面により説明す
る。 第３図および第４図は、本発明の時分割ハイウ
エイの構成を示す図および本発明で用いるデータ
形式の説明図である。 チヤネル単位で時分割多重化された回線、つま
り時分割ハイウエイは、第３図に示すように、１
フレーム当りＮチヤネル、１チヤネル当りｘビツ
トで構成され、電文通信要求ごとにＮチヤネルの
中の空きチヤネルがハントされる。ハントされた
チヤネルを用いて伝送されるユーザの電文は、第
４図に示すように、開始フラグと終了フラグに挾
まれ、かつ電文ごとに相手接続制御情報を表示す
るヘツダを含むものとする。なお、開始フラグお
よび終了フラグには、ヘツダおよびユーザ・デー
タに表われないパターンを設定する必要があり、
例えばHDLC（ハイレベル・データリンク伝送制
御手順）のフレームで使用されるＦパターン
（01111110）およびヘツダ、ユーザ・データ０挿
入等の手法を用いることが考えられる。 第５図は、本発明の実施例を示す時分割交換制
御方式の概略ブロツク図である。 第５図においては、第３図に示した時分割ハイ
ウエイを入ハイウエイ１、出ハイウエイ２として
各々ｍ本収容している。入ハイウエイ１は、方
路、チヤネルを変換する通話路部３に接続する手
前で、ヘツダ読出部４を経由する。 ヘツダ読出部４は、内部のシフト・レジスタ４
１により接続制御のための時間的余裕を与え、こ
の間に時分割通話路３の動作を完了させる機能を
有している。すなわち、ヘツダ読出部４では、シ
フト・レジスタ４１にデータを蓄積し、各チヤネ
ルを監視して、開始フラグが現われたチヤネルの
ヘツダを読み出し、その情報を情報線５を介して
パス整合部６に送出する。パス整合部６は、情報
線５を介して送られてくる入側のハイウエイ番
号、チヤネル番号およびヘツダから読み出された
接続制御情報を受け、先ず、相手方路に対応する
出ハイウエイ２を選択する。次に、その出ハイウ
エイイ２のＮチヤネルの中から空きチヤネルを選
択し、その結果にもとづいて通話路部３を制御し
て、入，出ハイウエイ１，２の方路、チヤネルを
交換制御する。 このように、パス整合部６が方路、チヤネルの
整合を行い、通話路部３の制御を完了するまでの
時間τよりも長い時間だけヘツダ読出部４内のシ
フト・レジスタ４１でユーザのデータを保持して
おけば、該データの脱落なしに中間ハイウエイ７
を通り、通話路部３で交換され、出ハイウエイ２
に出力される。したがつて、通話路部３はデータ
が通過する時間だけ通話路部３を形成すればよ
く、従来の回線交換方式に比べて回線の伝送路の
能率を高くできる。 第６図は、第５図におけるヘツダ読出部の構成
図である。 入ハイウエイ１は、シフト・レジスタ４１を経
由して中間ハイウエイ７に接続される。シフト・
レジスタ４１は、入ハイウエイ１との接続口の１
チヤネル分、およびそれ以後フレーム間隔ごと
に、第６図に示すように、チヤネル読出部４２を
ｋ個設ける。なお、ｋは〔（開始フラグ＋ヘツ
ダ）ビツト数／チヤネル・ビツト数ｘ〕により設
定され、割り切れない場合には小数点を切り上げ
る。 シフト・レジスタ４１の入口にある＃１のチヤ
ネル読出部４２から、入ハイウエイ上の各チヤネ
ルの情報をチヤネル・コントローラ４３に読み込
む。チヤネル・コントローラ４３は、各チヤネル
の受信データにもとづいて、各チヤネルの通信状
態を保持するチヤネル状態保持メモリ４４の内容
を更新する。 チヤネル状態保持メモリ４４は、Ｎ個のチヤネ
ル＃０…＃Ｎ―１に対応してサイクリツクに回転
して、各チヤネルの状態を多重処理する。 チヤネル・コントローラ４３とチヤネル状態保
持メモリ４４の動作により、あるチヤネルｉにデ
ータが到着し、そのヘツダがシフト・レジスタ４
１内に完全に収容され、ｋ個のチヤネル読出部４
２にそれぞれヘツダ情報が到着したことが判別さ
れた時点で、チヤネル・コントローラ４３はコン
トロール情報線５１によりその旨をパス整合部６
に伝達し、同時にデータ情報線５２を介してその
ヘツダ情報をパス整合部６に伝達する。このよう
にして、ヘツダ情報は直ちにパス整合部６に送ら
れることになる。 第７図および第８図は、第６図におけるチヤネ
ル状態保持メモリのチヤネル・ステータスの説明
図、およびチヤネル・ステータス遷移動作のフロ
ーチヤートである。 チヤネル状態保持メモリ４４は、各チヤネル対
応にチヤネルの状態を記憶するチヤネル・ステー
タス部（ST）４４１と、ｋ個のチヤネルに分割
されて到着する〔開始フラグ＋ヘツダ〕を計数す
るカウンタ部（CNT）４４２とからなる。 チヤネル・ステータス（ST）は、第７図に示
すように、
〔０〕のとき空、発呼待ち状態を示
し、〔１〕のときヘツダ受信中状態を示し、〔２〕
のとき、ヘツダ受信完了、データ転送中、切断待
ち状態を示している。 チヤネル・コントローラ４３は、第８図に示す
ように、ST＝０，ST＝１，ST＝２ごとに、そ
れぞれ状態遷移を行う。すなわち、＃１のチヤネ
ル読出部４２において、チヤネル１のデータＤi
が到着すると、チヤネル・コントローラ４３はチ
ヤネルｉのチヤネル・ステータス（ST）をチヤ
ネル状態保持メモリ４４から読み出し、(1)ST＝
０であれば、ステツプ１０１でＤiが開始フラグ
が否か調べ、開始フラグならばステツプ１０２で
ST＝１（ヘツダ受信中）、ステツプ１０３で
CNT＝１（チヤネルが１つ到着）にそれぞれ書
き替える。また、開始フラグでなければ、そのま
まの状態を保持する。次に、(2)ST＝１であれ
ば、ステツプ１１１で到着したチヤネル数を計算
するカウンタ部CNTを＋１にして、ステツプ１
１２で規定値ｋに達したか否かを調べ、達してい
なければそのままの状態で保持し、またｋに達し
ているならばステツプ１１３でST＝２（ヘツダ
受信完了）に書き替え、ステツプ１１４で情報線
５を介してパス整合部６にそのチヤネルｉのヘツ
ダ情報を送出する。次に、(3)ST＝２であれば、
ステツプ１２１で終了フラグか否かを調べ、終了
フラグでなければ状態をそのままに保持し、終了
フラグであれば、ステツプ１２２でST＝０（空
き状態）に書き替え、さらにステツプ１２３でコ
ントロール情報線５１を介してパス整合部６にそ
のチヤネルｉのパス解放要求を送出し、チヤネル
ｉの処理を終了する。 各装置は、以上の動作を時分割多重的に各チヤ
ネルに対して行い、各チヤネルに生起するデータ
を、その要求がある度ごとに逐次処理する。 なお、本発明で用いられるシフト・レジスタ４
１のビツト長ｌは、次のようにして求めることが
できる。いま、チヤネルのビツト長ｘ，フレーム
内のチヤネル数Ｎ、時分割ハイウエイのビツト・
レートＶ、開始フラグからヘツダの終了までの必
要チヤネル数ｋ，ヘツダ受信後、チヤネル整合が
完了するまでの時間τとすると、あるチヤネルに
対し開始フラグからヘツダ完了まで認識するのに
は、｛（ｋ―１）Ｎ＋１｝ｘビツトが必要であり、
さらに、チヤネル整合に要するτ時間をシフト・
レジスタ内で保留するためにτＶビツトが必要で
あるから、シフト・レジスタ４１のビツト長ｌは
次式で表わされる。 ｌ｛（ｋ―４）Ｎ＋１｝ｘ＋τＶ（ビツト）
…(1) 以上明したように、本発明によれば、時分割多
重化した回線において、バケツト交換のように、
電文通信要求ごとにその電文情報に先行して接続
制御情報（ヘツダ）を付加し、さらに回線上の空
きチヤネルを捜索するような方式にしたので、従
来の回線交換方式に比較して回線の伝送路効率を
向上することができる。さらに、時分割多重化さ
れた入回線にシフト・レジスタを接続し、接続制
御のための時間的余裕を与え、この間に時分割通
話路の動作を完了させるので、従来のパケツト交
換方式に比較して、電文および接続制御情報を蓄
積するための記憶素子量を減少させ、同時に電文
の交換機内遅延時間を短縮することができる。
し、〔１〕のときヘツダ受信中状態を示し、〔２〕
のとき、ヘツダ受信完了、データ転送中、切断待
ち状態を示している。 チヤネル・コントローラ４３は、第８図に示す
ように、ST＝０，ST＝１，ST＝２ごとに、そ
れぞれ状態遷移を行う。すなわち、＃１のチヤネ
ル読出部４２において、チヤネル１のデータＤi
が到着すると、チヤネル・コントローラ４３はチ
ヤネルｉのチヤネル・ステータス（ST）をチヤ
ネル状態保持メモリ４４から読み出し、(1)ST＝
０であれば、ステツプ１０１でＤiが開始フラグ
が否か調べ、開始フラグならばステツプ１０２で
ST＝１（ヘツダ受信中）、ステツプ１０３で
CNT＝１（チヤネルが１つ到着）にそれぞれ書
き替える。また、開始フラグでなければ、そのま
まの状態を保持する。次に、(2)ST＝１であれ
ば、ステツプ１１１で到着したチヤネル数を計算
するカウンタ部CNTを＋１にして、ステツプ１
１２で規定値ｋに達したか否かを調べ、達してい
なければそのままの状態で保持し、またｋに達し
ているならばステツプ１１３でST＝２（ヘツダ
受信完了）に書き替え、ステツプ１１４で情報線
５を介してパス整合部６にそのチヤネルｉのヘツ
ダ情報を送出する。次に、(3)ST＝２であれば、
ステツプ１２１で終了フラグか否かを調べ、終了
フラグでなければ状態をそのままに保持し、終了
フラグであれば、ステツプ１２２でST＝０（空
き状態）に書き替え、さらにステツプ１２３でコ
ントロール情報線５１を介してパス整合部６にそ
のチヤネルｉのパス解放要求を送出し、チヤネル
ｉの処理を終了する。 各装置は、以上の動作を時分割多重的に各チヤ
ネルに対して行い、各チヤネルに生起するデータ
を、その要求がある度ごとに逐次処理する。 なお、本発明で用いられるシフト・レジスタ４
１のビツト長ｌは、次のようにして求めることが
できる。いま、チヤネルのビツト長ｘ，フレーム
内のチヤネル数Ｎ、時分割ハイウエイのビツト・
レートＶ、開始フラグからヘツダの終了までの必
要チヤネル数ｋ，ヘツダ受信後、チヤネル整合が
完了するまでの時間τとすると、あるチヤネルに
対し開始フラグからヘツダ完了まで認識するのに
は、｛（ｋ―１）Ｎ＋１｝ｘビツトが必要であり、
さらに、チヤネル整合に要するτ時間をシフト・
レジスタ内で保留するためにτＶビツトが必要で
あるから、シフト・レジスタ４１のビツト長ｌは
次式で表わされる。 ｌ｛（ｋ―４）Ｎ＋１｝ｘ＋τＶ（ビツト）
…(1) 以上明したように、本発明によれば、時分割多
重化した回線において、バケツト交換のように、
電文通信要求ごとにその電文情報に先行して接続
制御情報（ヘツダ）を付加し、さらに回線上の空
きチヤネルを捜索するような方式にしたので、従
来の回線交換方式に比較して回線の伝送路効率を
向上することができる。さらに、時分割多重化さ
れた入回線にシフト・レジスタを接続し、接続制
御のための時間的余裕を与え、この間に時分割通
話路の動作を完了させるので、従来のパケツト交
換方式に比較して、電文および接続制御情報を蓄
積するための記憶素子量を減少させ、同時に電文
の交換機内遅延時間を短縮することができる。
第１図は従来の回線交換方式と蓄積交換方式の
概略ブロツク図、第２図は各交換方式の各種デー
タ・トラヒツクに対する適合性を示す図、第３図
は本発明の時分割ハイウエイの構成を示す図、第
４図は本発明で用いるデータ形式の説明図、第５
図は本発明の実施例を示す時分割交換制御方式の
概略ブロツク図、第６図は第５図におけるヘツダ
読出部の構成図、第７図は第６図におけるチヤネ
ル状態保持メモリのチヤネル・ステータスの説明
図、第８図は第６図におけるチヤネル・ステータ
ス遷移動作のフロー・チヤートである。 １：入ハイウエイ、２：出ハイウエイ、３：通
話路部、４：ヘツダ読出部、５：情報線、６：パ
ス整合部、７：中間ハイウエイ、４１：シフト・
レジスタ、４２：チヤネル読出部、４３：チヤネ
ル・コントローラ、４４：チヤネル状態保持メモ
リ、４４１：ステータス部（ST）、４４２：カウ
ンタ部（ONT）、５１：コントロール情報線、５
２：データ情報線。
概略ブロツク図、第２図は各交換方式の各種デー
タ・トラヒツクに対する適合性を示す図、第３図
は本発明の時分割ハイウエイの構成を示す図、第
４図は本発明で用いるデータ形式の説明図、第５
図は本発明の実施例を示す時分割交換制御方式の
概略ブロツク図、第６図は第５図におけるヘツダ
読出部の構成図、第７図は第６図におけるチヤネ
ル状態保持メモリのチヤネル・ステータスの説明
図、第８図は第６図におけるチヤネル・ステータ
ス遷移動作のフロー・チヤートである。 １：入ハイウエイ、２：出ハイウエイ、３：通
話路部、４：ヘツダ読出部、５：情報線、６：パ
ス整合部、７：中間ハイウエイ、４１：シフト・
レジスタ、４２：チヤネル読出部、４３：チヤネ
ル・コントローラ、４４：チヤネル状態保持メモ
リ、４４１：ステータス部（ST）、４４２：カウ
ンタ部（ONT）、５１：コントロール情報線、５
２：データ情報線。
Claims (1)
- １ 電文通信要求ごとに、電文情報に先行して接
続制御情報を付加し、さらに回線上の空きチヤネ
ルを捜索して通信情報を伝送する時分割交換機に
おいて、時分割通話路の前段で入回線をシフト・
レジスタに接続し、各チヤネルの電文情報に先行
する接続制御情報を上記シフト・レジスタから読
み出して、該当する電文の出回線および該出回線
の空チヤネルを選択し、選択結果により時分割通
話路を制御した後、上記シフト・レジスタから該
当する電文情報を取り出して、時分割通話路を介
して方路変換、チヤネル変換を行うことを特徴と
する時分割交換制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12825080A JPS5753165A (en) | 1980-09-16 | 1980-09-16 | Time division switching control system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12825080A JPS5753165A (en) | 1980-09-16 | 1980-09-16 | Time division switching control system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5753165A JPS5753165A (en) | 1982-03-30 |
| JPS6139780B2 true JPS6139780B2 (ja) | 1986-09-05 |
Family
ID=14980202
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12825080A Granted JPS5753165A (en) | 1980-09-16 | 1980-09-16 | Time division switching control system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5753165A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6130841A (ja) * | 1984-07-24 | 1986-02-13 | Nec Corp | 分散制御処理パケツト交換方式 |
| JPH0628361B2 (ja) * | 1984-11-27 | 1994-04-13 | 国際電信電話株式会社 | パケツト交換方式 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4995502A (ja) * | 1973-01-12 | 1974-09-10 | ||
| US3979733A (en) * | 1975-05-09 | 1976-09-07 | Bell Telephone Laboratories, Incorporated | Digital data communications system packet switch |
-
1980
- 1980-09-16 JP JP12825080A patent/JPS5753165A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5753165A (en) | 1982-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4446555A (en) | Time division multiplex switching network for multiservice digital networks | |
| JP3037476B2 (ja) | Ａｔｍセル組立・分解方式 | |
| US4815071A (en) | Packet-switched communications network for efficiently switching non-burst signals | |
| EP0119105A2 (en) | Integrated circuit/packet switching system | |
| EP0436069B1 (en) | Method and device for switching fixed-length packets such as ATM cells | |
| EP0703718B1 (en) | Controller for ATM segmentation and reassembly | |
| JPS61127250A (ja) | パケツト交換方式 | |
| US4907220A (en) | Process for the establishment of virtual connections passing through switching matrices of a multi-stage switching system | |
| JPH0846644A (ja) | パケット交換方式 | |
| JP3327661B2 (ja) | 非同期ネットワーク、特にａｔｍネットワークを介して転送されるディジタルに符号化されたメッセージのスループットを管理する方法及びその実施のための装置 | |
| JPH01241243A (ja) | パケット交換装置 | |
| JPS6139780B2 (ja) | ||
| JPH05260060A (ja) | 通信装置 | |
| JPS6218155A (ja) | 回線／パケツト統合交換方式 | |
| JPH0145261B2 (ja) | ||
| JPH0828743B2 (ja) | 統合バケツト交換方式 | |
| JP2595504B2 (ja) | 時分割多重時間スイッチ制御方式 | |
| JPH01225259A (ja) | トラヒック監視方式 | |
| JPS5846099B2 (ja) | 共通回線アクセス制御方式 | |
| JPS5857939B2 (ja) | デイジタル通信方式 | |
| JP2595502B2 (ja) | 時分割多重時間スイッチ制御方式 | |
| JP2595503B2 (ja) | 時分割多重時間スイッチ制御方式 | |
| SU924896A1 (ru) | Устройство дл передачи и приема телеграфных сигналов | |
| JPH0650917B2 (ja) | 時分割多重時間スイツチ制御方式 | |
| JP2001285339A (ja) | パケットスイッチ装置受信部のデータ処理方式 |