JPS5846099B2 - 共通回線アクセス制御方式 - Google Patents

Description

【発明の詳細な説明】 本発明は、データ通信に関し、特にフレーム（例えば、
バイレベルデータリンク制御手順ＨＤＬＣにおけるフレ
ームまたはこれに準するフレーム）を構成する信号列を
共通回線上に分岐挿入制御する共通回線アクセス制御方
式に関する。

最近のデータ通信の発達は、従来のベーシック伝送制御
手順による端末一端末間、計算機一端末間の通信から、
ビットトランスペアレンジをもつフレーム形式の伝送制
御手順（ＨＤＬＣ）による計算機相互間通信さらには計
算機ネットワークへと高度化され、これらの間を結ぶデ
ータ回線へのアクセス方式も従来のものとは異なる方式
が必要となる。

すなわち、従来計算機と複数の端末間における分岐方式
に見られる競合の制御は、例えばベーシック伝送制御手
順に基づ（ポーリング方式により行なわれていた。

一方、ＨＤＬＣにおいては、例えば第１図に示すような
フレーム構成がとられ（Ｆ；フラグ、Ａ；アドレスフィ
ールド、Ｃ；制御フィールド、■；情報フィールド、Ｆ
ｅ２；フレームチェックシーケンス）、この内のアドレ
スフィールドＡは、相手局アドレスを含み、フレーム毎
に、相手先を替えて送信することが出来るため、回線は
、フレーム多重化された高能率な回線として利用できる
。

また情報メツセージを含む情報フレーム（Ｉフレーム）
は、制御フィールドＣに送信シーケンス番号、受信シー
ケンス番号を持ち、フレーム毎に受信確認することなし
に、例えばシーケンス番号がモジュロ８に従うならば、
送信側は、７つの■フレームまで先き送りでき、受信シ
ーケンス番号は、逆方向への送信フレームに、次に受信
すべきフレ−ム番号を表わすことにより、以前に受信し
たフレームを正しく受信した事を一括して通知できる。

このような連続転送は伝送効率を高めることができる。

従ってＨＤＬＣにおいては、１つのポーリングされた局
が回線を占有するようなベーシック伝送制御手順におけ
る従来のポーリング方式をとれば、伝送効率を落すこと
になり、上記の連続転送の利点が生かされない。

従来の別の技術として、第２図の様な制御局（１次局）
と複数の従局（２次局）を１本の環状のデータ回線で結
び、制御局と従局間を５ＤＬＣ（またはＨＤＬＣ）によ
り伝送制御を行なう場合、回線のアクセス制御に特殊な
ＧＡポーリング方式が提案されている。

これは第３図の■に示すごとく、制御局からの特別なポ
ーリングするための信号フレーム（ポーリングフレーム
）と、その後に特別な、ＧＡパターン（０１１１１１１
１）を従えて送出される。

例えば、第２図の従局２，３に送信フレームの要求があ
る時、制御局からのポーリングフレームが従局を１巡し
た場合の様子を第３図に示す。

従局１では送信フレームの要求がないため、ポーリング
フレーム＋ＧＡパターンは素通りし■、従局２がこれを
受信するとポーリングフレームを見て後のＧＡパターン
をＨＤＬＣフレームのフラグ（Ｆパターン；０１１１１
１１０）に変化させ、送信フレームを挿入しくＸ）、最
後にＧＡパターンを付加し、次位の従局３へ送出する■
。

従局３も同様に、ＧＡパターンを見てこれるＦパターン
に変えこの後に送信フレームを挿入しくＹ）、最後にＧ
Ａパターンを付けて従局４へ送出する（■）。

この様にして制御局はポーリングフレームを先頭に従局
２かもの送信フレーム、従局３からの送信フレーム、最
後にＧＡパターンを付けたフレーム列を受信しく■）、
ポーリングフレームの１巡で、送信フレームの要求して
いる従局を全て一括ポーリングする。

しかしながらこの方式は以下の様な欠点を有する。

（イ）ＨＤＬＣに特別なポーリングフレームが必要なこ
と、および特殊なＧＡパターンが必要なこと。

（ロ）各局では、ポーリングフレームの識別、ＧＡパタ
ーンの検出と送出、ＧＡパターンからＦパターンへの変
更などの余分な制御処理または制御回路が必要なこと。

（ハ）ＧＡパターン通過後の従局および回線に対し、ポ
ーリングフレームが１巡し制御局でフレーム列を受信し
終り最後のＧＡパターンを受信するまでは、回線が空き
状態となり共通回線上にフレーム間の空きが太くなり回
線効率を低下させること。

従って本発明は従来の技術の上記欠点を改善するもので
、その目的は、ＨＤＬＣ手順および、そのフレーム構成
から回線を効果的に使用せんがため、余分なポーリング
のための制御フレーム、制御ビットパターンおよびこれ
らを検出、識別、作成するための制御回路を必要とする
ことなしに、送信フレームを回線に挿入送出するごとき
共通回線アクセス制御方式を提供することにある。

この目的を遠戚するための本発明の特徴は、複数の装置
が共通の回線にアクセスする場合の制御方式において、
各装置は回線上の信号フレームの終結又は空き状態を検
出する検出回路と、送信信号フレームを蓄積するファー
ストイン、ファーストアウト形式のバッファメモリと、
送信信号フレームを回線に送出する挿入回路とを具備し
、該バッファメモリに蓄積された送信信号フレームは前
記検出回路により回線上の信号フレームの終結又は空き
状態が検出されたとき前記挿入回路を介して回線に送出
され、送出中に回線から送られる信号に対しては、自局
あての信号を除き前記バッファメモリに蓄積した後回線
に送出するごとき共通回線アクセス制御方式にある。

以下図面により実施例を説明する。

第４図は本発明の詳細な説明するための概念を状態図Ａ
−Ｅとして示している。

ここで１は回線を表わし入力にはＡ、Ｂ、Ｃ，Ｄのフレ
ームが連続して送られてくる。

Ｐは共通回線に対する分岐挿入点を表わし、９は送信フ
レームを１時蓄積すると共に送信フレームを挿入送出中
、外部より送られて来るフレームを順番に蓄積するファ
ースト、イン、ファースト、アウト機構（Ｆｉｒｓｔ−
ｉｎ −ｆｉｒｓｔ−ｏｕｔ ）のスタックメモリで
ある。

５はＰ点より１に流れるフレームの切れ目即ち終結フラ
グ（Ｆパターン）または、データチャネルが空状態であ
ることを検出する論理回路で、９のスタックメモリが蓄
積中のとき終結フラグを検出して送信フレームの挿入サ
インをセットする。

１１は送信フレームの発生源である。

状態図Ａ−Ｅに従って動作を説明する。

状態図Ａ；１１に送信フレーム（Ｘ）が発生する。

状態図Ｂ；９が空状態を見て送信フレーム（Ｘ）を１１
〜９へ転送し、送信待ちとなる。

状態図Ｃ；５がデータチャネル上のフレームの切れ目即
ちＢフレームの終結フラグを検出し、送信フレーム挿入
のサインをセットする。

状態図Ｄ；５が挿入サインをセットするとＰ点での分岐
挿入動作が開始され９から（Ｘ）フレームをＰ点を通し
１の出力に挿入すると共に１よりＰ点に流入するフレー
ムＣ，Ｄを線ｔを介して順次９に蓄積する。

状態図Ｅ ”、 ９は、フレームＣ，Ｄを送信し、蓄積
データが全くなくなり空状態となると、５も挿入サイン
をリセットし、Ｐ点での分岐、挿入は動作は停止する。

この様に、本発明は、競合制御のための特殊なフレーム
およびビットパターンをデータチャネル上に流すことな
く、終結パターンもしくは空状態を検出する論理回路と
、ファースト、イン、ファースト、アウト機構をもつメ
モリスタックおよび分岐挿入回路という極めて簡単な装
置構成により、データチャネル上に送信フレームを送出
することを可能とする。

次に本発明を実現するための１構成例を第５図に示す。

１ａはフレーム多重回線の入力、１ｂは出力、２はＨＤ
ＬＣフレーム受信回路で、回線上のフラグパターンによ
るフレーム同期取りを行ない、フレーム内のデータを８
ビット単位で並列に出力し、データ中の゛Ｏ″削除を行
なう。

３は、ＨＤＬＣフレーム送信回路で８ビット単位の並列
データを受けて回線上にフラグパターン以外のデータに
ｔｔ Ｏｎ挿入して送出する。

４は、速度吸収用バッファメモリで局内のデータ転送速
度と回線からのデータ受信速度の若干のずれを吸収する
。

５はパターン検出回路でフラグパターンおよび回線の空
状態を検出する。

６は挿入フラグ、Ｔは送信要求フラグの各フリップフロ
ップである。

８ａ。８ｂは７のフラグにまりＡ−＋Ｂへ入力切替を行
なう選択回路、９はファースト、イン、ファースト、ア
ウト機構を有するスタックメモリ（ＦＩＦＯ）。

１０ａ、１０ｂ、１０ｃはアンドゲート回路、１１は送
信フレームを発生する送信フレーム発生装置、１２は受
信フレームのアドレスフィールドから自局落ちアドレス
を検出する論理回路、１３は自局落ちアドレスフラグの
フリップフロップ、１４は自局落ちフレーム受信装置で
ある。

第５図における動作を説明する。

９のスタックメモリは空状態にあるとき６の挿入フラグ
はリセットされ、８ａ 、８ｂの選択回路はＡ状態にあ
るため１ａ上のフレームは、２により受信され、８ビッ
ト単位で、４のバッファメモリに入力し、４の出力より
そのフレームが自局落ちフレームでない場合は１０ｂゲ
一ト回路が開いてそのま−＞８ａの選択回路を通して３
の送信回路へ転送され、１ｂの回線へ送出される。

１１の送信フレーム発生装置に送信フレームが発生する
と６の挿入フラグがリセットされていることを見て、９
のスタックメモリへ送信フレームを８ｂを介して転送す
る。

９への転送が終了すると、１１は、７の送信要求フラグ
をセットする。

このとき、９は空状態ではないため、６，７のフラグの
リセットは解除されている。

１ａ上にフレームの切れ目または空状態が達すると、５
の検出回路は、４の出力より終結フラグまたは空状態を
検出し出力を１とする。

７のフラグがセット（１）になっているため１０ａのゲ
ートを介して６のフラグがセットされる。

６のフラグがセットされると８ａ、８ｂの選択回路はＢ
に切替わり２−４−１０ｂ−８ａ−３のデータ転送パス
は２−４−１０ｂ−８ｂ−９に切り替わり１ａ上に他装
置への有効な信号列（自装置落ちや空状態および無効な
信号列を除いたもの）があれば、これを、９に順次蓄積
する。

また９に蓄積されたデータは９−８ａ−３のデータ転送
パスにて１ｂに送出され、１１にて発生した発信フレー
ムは１ａ上に挿入送出されることになる。

２におけるフレームの受信がなくなり９に蓄積されたデ
ータが全て送信されると９は空状態となり、６，７の各
フラグをリセットし、データ転送パスは２−４−１０ｂ
−８ａ３に戻る。

この様にして、１１にて発生した発信フレームは、１ｂ
上にフレーム多重された形で挿入送出される。

また、１２，１３は、１ａ上の自局落ちフレームを４の
出力からアドレスフィールドを検出し、自局アドレスの
時、出力を１として１３の自局落ちフラグをセットする
。

これにより、２−４−２−４−１Ｏのパスが形成され、
自局落ちフレームは１４に転送される。

一方、２−４−１０ｂ８ａ−３または２−４−１０ｂ−
８ｂ−９の転送パスは、１０ｂによりインヒピットされ
、このフレーム間は空状態として扱われる。

この空状態は、もし９に送信データが残っている時は、
１ｂを出る時吸収されてしまう。

１３のフラグは５によりフレームの終結フラグを検出し
、リセットされる。

このように、本発明の方式における回線上のフラグやア
イドルの検出は、本発明のための特殊な機能ではなく、
ＨＤＬＣによるデータ通信には必須の機能であり、これ
に加えてファースト、イン、ファースト、アウト機能を
ものメモリスタックは現在の集積回路技術により高度の
集積回路化が実現されているため、本発明は極めて簡単
な構成で実現される。

このような簡単な構成で実現される本発明のアクセス制
御方式は、ＨＤＬＣを使用する各種のデータ通信に対し
て以下のような種種の利点および利用効果を持たらす。

（１）アクセス制御のための余分な制御信号は回線上に
送出されず、フレームの切れ目もしくはアイドル状態を
検出すると直ちに、他装置との競合制御の必要なくアク
セス可能であり回線を非常に高能率に使用できる。

（２）フレーム挿入中に回線上に他装置へのフレームが
到来しているときのみ回線上の信号列を９（７）Ｆ Ｉ
ＦＯに引き込むため、回線上のフレーム間をつめ回線
能率を高めると同時にＦＩＦＯを早く空きとし、発信フ
レームの送出要求に対する待ち合わせ時間を短縮できる
。

（３）従来形のＨＤＬＣによる分岐形のデータ通信やＧ
Ａポーリングを用いたデータ通信においては、制御局が
常にコマンドを送出し、これを受信確認した後、従局が
レスポンスする形の不平衡形（アンバランス）モードの
み使用されてきたが、本発明においては、全ての局が、
制御局、従局の区別なしに、コマンド、レスポンスを対
等に出しあえる平衡形（バランス）モードも使用出来る
。

（４）上記バランスモードを使用することにより第２図
のような複数で環状の共通回線を使用し、アドレスフィ
ールドに相手先局アドレスを指定することにより任意の
ｎ：ｎ通信（交換）が可能である。

かかる効果はＨＤＬＣによるデータ通信に対し、全ての
動作モードを可能にし、ＨＤＬＣを使用するパケット交
換等に非常に有効な手段を提供する。

以上の説明かられかる通り、本発明によれば、フレーム
構成をとる情報を複数の装置から共通回線上へ送出する
場合のアクセス制御が容易となり、時分割伝送路を使用
するデータ通信におけるフレーム多重方式および複数の
プロセッサと入出力装置とを接続する共通パスへのアク
セス制御方式として応用できる。

【図面の簡単な説明】

第１図は、ＨＤＬＣＯフレーム構成の例、第２図は従来
のＧＡポーリング方式をとるシステムの構成図、第３図
は第２図における方式を説明するための図、第４図Ａ−
Ｅは、本発明の基本概念を説明するための図、第５図は
本発明の実施例を示すブロック図である。 １・・・共通回線、２・・・ＨＤＬＣフレーム受信回路
、３・・・ＨＤＬＣフレーム送信回路、４・・・速度吸
収用バッファ、５・・・パターン検出回路、６・・・挿
入フラグ用フリップフロップ、７・・・送信要求フラグ
用フリップフロップ、ｇａ 、８ｂ・・・選択回路、９
・・・ＦＩＦＯｌ １０ａ 、１０ｂ・−ＡＮＤゲート
、 １１・・・送信フレーム発生装置、１２・・・自局
落ちフレーム検出回路、１３・・・自局落ちフレームの
検出フラグ用フリップフロップ、１４・・・自局落ちフ
レーム受信装置。

Claims (1)

【特許請求の範囲】
1. １ 複数の装置が共通の回線にアクセスする場合の制御
   方式において、各装置は回線上の信号フレームの終結又
   は空き状態を検出する検出回路と、送信信号フレームを
   蓄積するファーストイン、ファーストアウト形式のバッ
   ファメモリと、送信信号フレームを回線に送出する挿入
   回路とを具備し、該バッファメモリに蓄積された送信信
   号フレームは前記検出回路により回線上の信号フレーム
   の終結又は空き状態が検出されたとき前記挿入回路を介
   して回線に送出され、送出中に回線から送られる信号に
   対しては、自局あての信号を除き前記バッファメモリに
   蓄積した後回線に送出することを特徴とする、共通回線
   アクセス制御方式。