JPS6132572A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6132572A JPS6132572A JP15321284A JP15321284A JPS6132572A JP S6132572 A JPS6132572 A JP S6132572A JP 15321284 A JP15321284 A JP 15321284A JP 15321284 A JP15321284 A JP 15321284A JP S6132572 A JPS6132572 A JP S6132572A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- layers
- ohmic electrode
- ohmic
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 239000013078 crystal Substances 0.000 claims abstract description 4
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims abstract 3
- 229910017401 Au—Ge Inorganic materials 0.000 claims abstract 2
- 239000010410 layer Substances 0.000 abstract description 58
- 230000006866 deterioration Effects 0.000 abstract description 6
- 238000010438 heat treatment Methods 0.000 abstract description 5
- 239000011229 interlayer Substances 0.000 abstract description 5
- 229910052751 metal Inorganic materials 0.000 abstract description 3
- 239000002184 metal Substances 0.000 abstract description 3
- 230000001681 protective effect Effects 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 4
- 229910052681 coesite Inorganic materials 0.000 abstract 2
- 229910052906 cristobalite Inorganic materials 0.000 abstract 2
- 239000000377 silicon dioxide Substances 0.000 abstract 2
- 235000012239 silicon dioxide Nutrition 0.000 abstract 2
- 229910052682 stishovite Inorganic materials 0.000 abstract 2
- 229910052905 tridymite Inorganic materials 0.000 abstract 2
- 150000002739 metals Chemical class 0.000 abstract 1
- 230000002035 prolonged effect Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 11
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000005452 bending Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 210000003127 knee Anatomy 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/62—Electrodes ohmically coupled to a semiconductor
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明はＴＩ型電電導電層有するＧ ａ Ａ ｓ基板へ
りオーミック電極形成方法に係り、特に高耐熱性オーミ
ック電極を必要不可欠とするＧａＡｓＩＣ＋ＧａＡ、５
ＬＳＩＩ用オーミツク電極に関するものである。
りオーミック電極形成方法に係り、特に高耐熱性オーミ
ック電極を必要不可欠とするＧａＡｓＩＣ＋ＧａＡ、５
ＬＳＩＩ用オーミツク電極に関するものである。
■１型導電層を有するＧ ａ Ａ ｓ基板へのオーミッ
ク電極としては、第１層としてへロ、第２層としてＮ」
またはＣｒ、第３層としてＡｕより構成された３層電極
構造のものが知られている（例えば、特公昭５１−３２
５３３号公報）６一般にＧａＡｓ１Ｃ。
ク電極としては、第１層としてへロ、第２層としてＮ」
またはＣｒ、第３層としてＡｕより構成された３層電極
構造のものが知られている（例えば、特公昭５１−３２
５３３号公報）６一般にＧａＡｓ１Ｃ。
ＧａＡｓＬＳ’Ｉを作製する場合には、Ｆ）！：′ｒ（
電界効果トランジスタ）を構成するオーミック電極並び
にショットキー電極を形成した後に、層間絶縁膜被着工
程と配線全屈形成工程が必要である。通常、この層間絶
縁膜としてはＰ Ｓ Ｇ膜（リンガラス）が用いられて
いるが、Ｐ Ｓ Ｇ膜を熱分解のＣＶＤ法（Ｃｈｅｍｉ
ｃａｌ Ｖａｐｏｕｒ Ｄｅｐｏｓｊ、ｔｉｏｎ）
により形成する際に４００℃〜５００℃の温度で少くと
も２０分以上の高温プロセスをオーミック電極は経る。
電界効果トランジスタ）を構成するオーミック電極並び
にショットキー電極を形成した後に、層間絶縁膜被着工
程と配線全屈形成工程が必要である。通常、この層間絶
縁膜としてはＰ Ｓ Ｇ膜（リンガラス）が用いられて
いるが、Ｐ Ｓ Ｇ膜を熱分解のＣＶＤ法（Ｃｈｅｍｉ
ｃａｌ Ｖａｐｏｕｒ Ｄｅｐｏｓｊ、ｔｉｏｎ）
により形成する際に４００℃〜５００℃の温度で少くと
も２０分以上の高温プロセスをオーミック電極は経る。
従来のＡｕ／Ｎｊ、／ＡｕＧｅのオーミック電極構造で
は、この電極表面の平坦性が著しく損なわれ、その結果
として、オーミック電極が層間絶縁膜を破って最上層の
配線金属との間で短絡不良を発生する。又、このような
高温プロセスをオーミック電極が経ることにより、オー
ミック電極の接触抵抗が著しく増大する。
は、この電極表面の平坦性が著しく損なわれ、その結果
として、オーミック電極が層間絶縁膜を破って最上層の
配線金属との間で短絡不良を発生する。又、このような
高温プロセスをオーミック電極が経ることにより、オー
ミック電極の接触抵抗が著しく増大する。
本発明の目的は、Ｇ ａ Ａ ｓ結晶基板に対する新規
なオーミック電極を提供するもので、より詳しくは４０
０℃〜５００℃の高温プロセスを経た場合においでも、
電極表面の平坦性が良好でかつ、接触抵抗の熱劣化が殆
んど見られない高耐熱性オーミック化（氏を提供するこ
とにある。
なオーミック電極を提供するもので、より詳しくは４０
０℃〜５００℃の高温プロセスを経た場合においでも、
電極表面の平坦性が良好でかつ、接触抵抗の熱劣化が殆
んど見られない高耐熱性オーミック化（氏を提供するこ
とにある。
従来の電極ｌｉｔ ｉｆｉ Ａ ｕ ／ Ｎ 」／ Ａ
ｕ Ｇ ｅでは、第２層のＮ」により第１ＪＯＡｕＧ
Ｑのボール・アップ（ｔｅａｌ］ ｕｐ）を抑止できる
上限の温度としては、４５０℃程度゛Ｃあり、しかも１
時間としても、は１、Ｅ５分程度である３又、４００℃
の以上の温度で長１１．＋４ ｆｌ旧；５処理を施こす
ど、オーミック電極の平坦性４′；よび１と触抵抗の熱
劣化が顕著に見られるよｊ１箒Ｌ；なる９１本発明の電
極構造であるＡｕ ／ Ｎ ｉ ／ ｗｌン△ＩＩ に
ｒ＋の積層体ではまず、第１層のＡ ｕ Ｇ ｅ層に
；決り、ｔ１ｊ型Ｍ’、’ｊ電層ＧａΔＳへのオーミッ
ク接触を得次に第２層Ｗ層と第３層Ｎｉ層の二重により
、第１ＪＯＡｕＧＱのＢａ１１． ｕｐを抑止し、 最
」二層のＡＵ層番ニーより、第３ｍＮ ｉ層の酸化を防
止する構造としている。
ｕ Ｇ ｅでは、第２層のＮ」により第１ＪＯＡｕＧ
Ｑのボール・アップ（ｔｅａｌ］ ｕｐ）を抑止できる
上限の温度としては、４５０℃程度゛Ｃあり、しかも１
時間としても、は１、Ｅ５分程度である３又、４００℃
の以上の温度で長１１．＋４ ｆｌ旧；５処理を施こす
ど、オーミック電極の平坦性４′；よび１と触抵抗の熱
劣化が顕著に見られるよｊ１箒Ｌ；なる９１本発明の電
極構造であるＡｕ ／ Ｎ ｉ ／ ｗｌン△ＩＩ に
ｒ＋の積層体ではまず、第１層のＡ ｕ Ｇ ｅ層に
；決り、ｔ１ｊ型Ｍ’、’ｊ電層ＧａΔＳへのオーミッ
ク接触を得次に第２層Ｗ層と第３層Ｎｉ層の二重により
、第１ＪＯＡｕＧＱのＢａ１１． ｕｐを抑止し、 最
」二層のＡＵ層番ニーより、第３ｍＮ ｉ層の酸化を防
止する構造としている。
以上、本発明を実施例に即して詳細に説明する。
第１図はＧａＡｓＦＥＴの代表的な構造を示す断面図で
ある。
ある。
まず、半絶縁性ＧａＡｓ基板１上にＳｌをイオンソース
として用い、 ｎ＋層２および０層３を形成する。次に
５ｉ０２膜４を表面保護膜として用い、＋−１２ガス雰
囲気中においてｎ＋層２および１１層３を活性化する。
として用い、 ｎ＋層２および０層３を形成する。次に
５ｉ０２膜４を表面保護膜として用い、＋−１２ガス雰
囲気中においてｎ＋層２および１１層３を活性化する。
さらに、周知の写真蝕刻法により、オーミック電極孔を
形成し、 ５ｉ０２膜４を除去した後に、第１層のＡ
ｕＧｃ（Ｇａ４糺％）層５を５００人、第２層のＷ層６
を１００人、第３層のＮｊ層７をｔｏｏλ、第４層のΔ
ｌＩＫグ８を１０００人の膜厚で真空を破らずに、真空
蒸着法により、連続的に形成する。次に、リフト・オフ
法により、オーミック電極パターンを形成し、／１００
℃、３分間の熱処理をＮ２ガス雰囲気中で行なうことに
より、ｎｔ ＷＪ２に対して、オーム性接触を得る。
形成し、 ５ｉ０２膜４を除去した後に、第１層のＡ
ｕＧｃ（Ｇａ４糺％）層５を５００人、第２層のＷ層６
を１００人、第３層のＮｊ層７をｔｏｏλ、第４層のΔ
ｌＩＫグ８を１０００人の膜厚で真空を破らずに、真空
蒸着法により、連続的に形成する。次に、リフト・オフ
法により、オーミック電極パターンを形成し、／１００
℃、３分間の熱処理をＮ２ガス雰囲気中で行なうことに
より、ｎｔ ＷＪ２に対して、オーム性接触を得る。
さらに、オーミック電極形成方法と同様に、リフトオフ
法により、ゲート電極９を形成する。以上のようにＦＥ
Ｔを製作した後に周知の熱分解のＣＶＤ法により、４３
０℃の温度で３０分間の所要時間で層間絶イ僑膜として
Ｉ）ＳＧ（リンガラス）膜１０を７０００Δの膜厚で被
着する。ＰＳＧ膜上に、コンタク１〜穴を開１コし、配
線金ａｌｌを形成する。上記１′、程の中で、オーミッ
ク接触を得た工程（１）およびコンタクト六を開口した
コニ程（２）で、接８！ＩＩ抵抗ρ６並びにオーミック
電極表面の凹凸度（１１）について調べたところ、 （１） ／ｌ、 ＜＋ｘ＋ｏ−’Ω・ｃｍ２．Ｈ＜１０
０λ（２） ρ、 ＜ｌＸｌ０−’ Ω ・ｃ
ｍ２ 、ＩＩ＜５００スであり、高温プロセスを経たに
もかかＪフらず、殆んどオーミック電極としての劣化は
認められなかった。１−記実施例では、オルミック電極
としてＡ１１（＋、０００λ）／Ｎｊ（１００λ）／Ｗ
（１００人）／ＡｕＧｅ（（Ｇｅ８ｗｌ；％、５００人
）を例に採り上げたが、各層の膜厚範囲としては、次の
範囲が良好である。
法により、ゲート電極９を形成する。以上のようにＦＥ
Ｔを製作した後に周知の熱分解のＣＶＤ法により、４３
０℃の温度で３０分間の所要時間で層間絶イ僑膜として
Ｉ）ＳＧ（リンガラス）膜１０を７０００Δの膜厚で被
着する。ＰＳＧ膜上に、コンタク１〜穴を開１コし、配
線金ａｌｌを形成する。上記１′、程の中で、オーミッ
ク接触を得た工程（１）およびコンタクト六を開口した
コニ程（２）で、接８！ＩＩ抵抗ρ６並びにオーミック
電極表面の凹凸度（１１）について調べたところ、 （１） ／ｌ、 ＜＋ｘ＋ｏ−’Ω・ｃｍ２．Ｈ＜１０
０λ（２） ρ、 ＜ｌＸｌ０−’ Ω ・ｃ
ｍ２ 、ＩＩ＜５００スであり、高温プロセスを経たに
もかかＪフらず、殆んどオーミック電極としての劣化は
認められなかった。１−記実施例では、オルミック電極
としてＡ１１（＋、０００λ）／Ｎｊ（１００λ）／Ｗ
（１００人）／ＡｕＧｅ（（Ｇｅ８ｗｌ；％、５００人
）を例に採り上げたが、各層の膜厚範囲としては、次の
範囲が良好である。
第１ Ｐ’ｆＪ ； ＡｕＧｃ（Ｇｅ ： ４〜１．２
％１ｔ％）＞３００λ（ｎ＋ＧａＡｓ層ｌ＼のオーミッ
ク接触を得るための層）第２ｕ ；５心＜Ｗ＜２００λ
（ＡｕＧｅのＢａ１ｌｕｐ抑止層）第３層；５０λ＜Ｎ
ｊ＜２００λ（第２層Ｗとの二重膜によりＡｕＧｅのＢ
ａ１１． ｕｐを抑止するための層）第４ Ｍ ； Ａ
ｕ＞ ２００Ａ （第３層Ｎ］の酸化を防止するための
層） 上記の膜厚範囲でＡｕ／Ｎｉ／Ｗ／ΔυＧｅ４層構造の
電極を被着し、Ｎ２ガスまたはＮ２ガス雰囲気中で、４
００〜４５０℃の温度で、３〜５分間の短時間でオーミ
ック接触を得た後、４００〜４６０℃の温度で０．５〜
２時間Ｎ２ガス雰囲気中で、熱処理を施しても、ρ、＜
２Ｘ］０Ω・ｃｍ’ 。
％１ｔ％）＞３００λ（ｎ＋ＧａＡｓ層ｌ＼のオーミッ
ク接触を得るための層）第２ｕ ；５心＜Ｗ＜２００λ
（ＡｕＧｅのＢａ１ｌｕｐ抑止層）第３層；５０λ＜Ｎ
ｊ＜２００λ（第２層Ｗとの二重膜によりＡｕＧｅのＢ
ａ１１． ｕｐを抑止するための層）第４ Ｍ ； Ａ
ｕ＞ ２００Ａ （第３層Ｎ］の酸化を防止するための
層） 上記の膜厚範囲でＡｕ／Ｎｉ／Ｗ／ΔυＧｅ４層構造の
電極を被着し、Ｎ２ガスまたはＮ２ガス雰囲気中で、４
００〜４５０℃の温度で、３〜５分間の短時間でオーミ
ック接触を得た後、４００〜４６０℃の温度で０．５〜
２時間Ｎ２ガス雰囲気中で、熱処理を施しても、ρ、＜
２Ｘ］０Ω・ｃｍ’ 。
Ｈ＜ ｔｏｏｏｉの如く、殆んどオーミック電極の劣化
は見られなかった。
は見られなかった。
本発明によ九ば」オーミック電極の高耐熱化が可能であ
るので、４００℃以上の高温でかつこれまでより長時間
の熱処理を経ても、オーミック電極の熱劣化を防止でき
る効果がある。接触抵抗および電極表面の凹凸度に関し
ては実施例において定量的に明示した所である。本発明
は、特に、Ｗｉ細加工技術が必要で、かつ、高温プロセ
スが不可避であるＧａＡｓ１ＧおよびＧａＡｓＬＳＩの
ソース・□ドレイン電極に適用して効果がある。
るので、４００℃以上の高温でかつこれまでより長時間
の熱処理を経ても、オーミック電極の熱劣化を防止でき
る効果がある。接触抵抗および電極表面の凹凸度に関し
ては実施例において定量的に明示した所である。本発明
は、特に、Ｗｉ細加工技術が必要で、かつ、高温プロセ
スが不可避であるＧａＡｓ１ＧおよびＧａＡｓＬＳＩの
ソース・□ドレイン電極に適用して効果がある。
図面の資ｉｌ 、Ｑ（な説明
第１し１はＧｒ＋Δ５■Ｃに適用するＦＥＴ部分の構造
を示す断面図である。
を示す断面図である。
■・・・半絶縁性ＧａＡｓ基板、２・・・ｎ層層、３・
・・ｎ層、４・・・Ｓ ｉ Ｏ２膜、５・・・Ａ ｕ
Ｇ ｅ層、６・・・Ｗ層。
・・ｎ層、４・・・Ｓ ｉ Ｏ２膜、５・・・Ａ ｕ
Ｇ ｅ層、６・・・Ｗ層。
Claims (1)
- ガリウム−ヒ素結晶基板に設けられたｎ型導電層への
オーミック電極として、Ａｕ−Ｇｅ層、Ｗ層、Ｎｉ層お
よびＡｕ層を順次積層した積層体を用いたことを特徴と
する半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15321284A JPS6132572A (ja) | 1984-07-25 | 1984-07-25 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15321284A JPS6132572A (ja) | 1984-07-25 | 1984-07-25 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6132572A true JPS6132572A (ja) | 1986-02-15 |
| JPH0231507B2 JPH0231507B2 (ja) | 1990-07-13 |
Family
ID=15557495
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15321284A Granted JPS6132572A (ja) | 1984-07-25 | 1984-07-25 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6132572A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01186671A (ja) * | 1988-01-14 | 1989-07-26 | Toshiba Corp | 化合物半導体装置 |
| EP0559182A2 (en) * | 1992-03-03 | 1993-09-08 | Sumitomo Electric Industries, Limited | Semiconductor device |
| US5658514A (en) * | 1993-03-04 | 1997-08-19 | Idemitsu Petrochemical Co., Ltd. | Method for producing thermoplastic resin sheet or film |
| US5707478A (en) * | 1993-02-25 | 1998-01-13 | Idemitsu Petrochemical Co., Ltd. | Method for producing thermoplastic resin sheet or film |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101662595B1 (ko) * | 2009-11-03 | 2016-10-06 | 삼성전자주식회사 | 사용자 단말 장치, 경로 안내 시스템 및 그 경로 안내 방법 |
-
1984
- 1984-07-25 JP JP15321284A patent/JPS6132572A/ja active Granted
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01186671A (ja) * | 1988-01-14 | 1989-07-26 | Toshiba Corp | 化合物半導体装置 |
| EP0559182A2 (en) * | 1992-03-03 | 1993-09-08 | Sumitomo Electric Industries, Limited | Semiconductor device |
| EP0559182A3 (ja) * | 1992-03-03 | 1995-05-10 | Sumitomo Electric Industries | |
| US5707478A (en) * | 1993-02-25 | 1998-01-13 | Idemitsu Petrochemical Co., Ltd. | Method for producing thermoplastic resin sheet or film |
| US5658514A (en) * | 1993-03-04 | 1997-08-19 | Idemitsu Petrochemical Co., Ltd. | Method for producing thermoplastic resin sheet or film |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0231507B2 (ja) | 1990-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0463548B2 (ja) | ||
| TWI242289B (en) | Fabrication method of thin film transistor | |
| JPS6132572A (ja) | 半導体装置 | |
| JPH04188770A (ja) | 薄膜トランジスタ | |
| JPH0464226A (ja) | 金属フッ化膜を備えた電子装置 | |
| JPS6257255A (ja) | 化合物半導体装置の製造方法 | |
| JPH0147012B2 (ja) | ||
| JPS60193362A (ja) | 半導体装置 | |
| JPH02122653A (ja) | 半導体素子用層間膜 | |
| KR0156216B1 (ko) | 박막트랜지스터 제조방법 | |
| JPS6160588B2 (ja) | ||
| JPS6350042A (ja) | 多層配線・電極膜構造 | |
| JPH10125676A (ja) | アルミニウム配線の作製方法 | |
| JPS6352473A (ja) | 化合物半導体装置 | |
| JPH0377661B2 (ja) | ||
| JPH03159247A (ja) | 薄膜トランジスタマトリクスの製造方法 | |
| JPS59161072A (ja) | 半導体装置 | |
| KR100565840B1 (ko) | 반도체소자 및 그의 제조방법 | |
| JPH03154332A (ja) | 半導体装置の製造方法 | |
| JPS60126825A (ja) | 半導体装置の製造方法 | |
| JPH1074706A (ja) | 半導体装置及びその製造方法 | |
| JPH03118521A (ja) | 薄膜トランジスタマトリクスの製造方法 | |
| JPS6163027A (ja) | 半導体装置の製造方法 | |
| JPS5723242A (en) | Manufacturing of semiconductor device | |
| JPH03163874A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |