[go: up one dir, main page]

JPS61294375A - サンプリングデ−タの発生順序判定方法 - Google Patents

サンプリングデ−タの発生順序判定方法

Info

Publication number
JPS61294375A
JPS61294375A JP60135634A JP13563485A JPS61294375A JP S61294375 A JPS61294375 A JP S61294375A JP 60135634 A JP60135634 A JP 60135634A JP 13563485 A JP13563485 A JP 13563485A JP S61294375 A JPS61294375 A JP S61294375A
Authority
JP
Japan
Prior art keywords
memory
input
sampling
sampling system
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60135634A
Other languages
English (en)
Inventor
Masayasu Sugimori
杉森　正康
Kenji Terada
健二 寺田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ando Electric Co Ltd
Original Assignee
Ando Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ando Electric Co Ltd filed Critical Ando Electric Co Ltd
Priority to JP60135634A priority Critical patent/JPS61294375A/ja
Priority to US06/875,805 priority patent/US4748624A/en
Publication of JPS61294375A publication Critical patent/JPS61294375A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/25—Testing of logic operation, e.g. by logic analysers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3177—Testing of logic operation, e.g. by logic analysers

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Feedback Control In General (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （ａ）発明の技術分野 この発明は、２つのサンプリング系をもつロジックアナ
ライザにおいて、各サンプリング系が独立のクロックで
サンプリングしたデータを時間的な順序関係を保ちなが
ら表示することができるロジックアナライザに関するも
のである。
（ｂ）従来技術と問題点 ロジックアナライザは、入力データを特定のクロックで
サンプリングし、そのサンプリングデータを波形または
リスト等の形式で表示する測定器である。
最近は、複数のサンプリング系を内蔵し、各サンプリン
グ系がそれぞれ独立のクロックで動作するようにしたロ
ジックアナライザがある。
しかし、一般にこれら複数のサンプリング系でサンプリ
ングされたデータは、それぞれの系内での発生順序は分
っても、異なる系のデータとの順序関係は分らないので
、異なるクロックで動作する信号間の解析をするのは困
難であった。
（ｃ）発明の目的 この発明は、異なるクロックで動作する２つのサンプリ
ング系において、それぞれの系でサンプリングされたデ
ータ間の発生順序が分るようにしたロジックアナライザ
の提供を目的とする。
（ｄ）発明の実施例 この発明による実施例の構成図を第１図に示す。
第１図のＩＩＡと１１Ｂはサンプリング系、１２はメモ
リである。
サンプリング系１１ＡはメモリＩＡとアドレスカウンタ
２Ａで構成され、サンプリング系１１ＢはメモリＩＢと
アドレスカウンタ２Ｂで構成される。
また、サンプリング系１１Ａには人力３Ａとクロック４
Ａを入力し、サンプリング系１１Ｂには人力３Ｂとクロ
ック４Ｂを入力する。
入力３Ａと入力３Ｂは、それぞれプローブから入力する
ディジタル信号である。
メモリＩＡについている記号Ｄ１ＡおよびＷＥは、それ
ぞれデータ入力、アドレス入力およびメモリライト信号
人力を表す。メモリＩＢおよびメモリ１２についても同
じである。
第１図では、入力３ＡをメモリＩＡのデータ入力に入れ
、アドレスカウンタ２人のカウンタ値をメモリＩＡのア
ドレス入力に接続する。そして、クロック４Ａをメモリ
ＩＡのライト信号人力とアドレスカウンタ２Ａのカウン
トクロック入力として使用する。
同じように、入力３ＢをメモリＩＢのデータ入力に入れ
、アドレスカウンタ２Ｂのカウンタ値をメモリＩＢのア
ドレス入力に接続する。そして、クロック４Ｂをメモリ
ＩＢのライト信号入力とアドレスカウンタ２Ｂのカウン
トクロック入力として使用する。
クロック４Ａをサンプリング系１１Ａに入れると、アド
レスカウンタ２Ａが示すメモリＩＡのアドレス入力に入
力３Ａのデータを書き込む。同時に、アドレスカウンタ
２Ａをインクリメントし、メモリＩＡの次のアドレスを
ポイントする。
同じように、クロック４Ｂをサンプリング系１１Ｂに入
れると、アドレスカウンタ２Ｂが示すメモリＩＢのアド
レス人力に入力３Ｂのデータを書き込む。同時に、アド
レスカウンタ２Ｂをインクリメントし、メモリＩＢの次
のアドレスをポイントする。
このように、サンプリング系１１Ａもサンプリング系１
１Ｂも、それぞれ独立のクロック４Ａとクロック４Ｂで
サンプリングしている。
第１図では、サンプリング系１１Ａとサンプリング系１
１Ｂの間にメモリ１２を接続する。
メモリ１２のデータ入力にはサンプリング系１１Ａのア
ドレスカウンタ２Ａの値を入れ、メモリ１２のアドレス
入力にはサンプリング４１７Ｂのアドレスカウンタ２Ｂ
の値を入れる。そして、メモリ１２のライト信号入力と
してサンプリング系１１Ｂのクロック４Ｂを入れる。
すなわち、サンプリング系１１Ｂにクロック４Ｂを入れ
ると、サンプリング系１１Ｂは入力３Ｂをサンプリング
するとともに、その時点でのサンプリング系１１Ａのメ
モリアドレスをメモリ１２に記憶することになる。
例えば、サンプリング終了後、メモリ１２の内容が第２
図のようになっていた場合、サンプリング系１１Ａとサ
ンプリング系１１Ｂのデータの順序関係は第３図のよう
になっていたことが分る。
＃２図は、メモリ１２のアドレスと、そのアドレスに収
納されたデータを示したものである。
（ｅ）発明の効果 この発明によれば、次のような効果がある。
（ア）サンプリング系１１Ａでマイクロプロセッサのバ
ス情報音サンプリングし、サンプリング系ｌＩＢで周辺
ハードウェアの信号をサンプリン【することにより、ソ
フトウェアとパードウ壬アの動作を直接時間的な順序関
係を保ちながら見ることができるので、ソフトウェアと
ハードウェアのからんだ障害を効果的に追跡することが
できる。
（イ）サンプリング系１１Ａで１番目のマイクロプロセ
ッサをトレースし、サンプリング系１１Ｂで２番目のマ
イクロプロセッサをトレースすることにより、マルチＣ
ＰＵシステムを解析することができる。
【図面の簡単な説明】
第１図はこの発明による実施例の構成図、第２図はメモ
リ１２の内容の一例を示す図、第３図は第２図によるデ
ータ発生順序を示す図。 ＩＡ・・・・・・メモリ、ＩＢ・・・・・・メモリ、２
Ａ・・・・・・アドレスカウンタ、２Ｂ・・・・・・ア
ドレスカウンタ、３Ａ・・・・・・入力、３Ｂ・・・・
・・入力、４Ａ・・・・・・クロック、４Ｂ・・・・・
・クロック、１１Ａ・・・・・・サンプリング系、１１
Ｂ・・・・・・サンプリング系、１２・・・・・・メモ
リ。 代理人　弁理士　小　俣　欽　司 第　　１　　図

Claims (1)

  1. 【特許請求の範囲】 １　異なるクロックで動作する第１のサンプリング系と
    第２のサンプリング系をもつロジックアナライザにおい
    て、 第１のサンプリング系のアドレス情報をデータ入力とし
    、第２のサンプリング系のアドレス情報をアドレス入力
    とし、第２のサンプリング系のクロック信号をライト信
    号とするメモリを備え、第２のサンプリング系がデータ
    サンプリングをするとき、第１のサンプリング系のメモ
    リアドレスをサンプリングすることを特徴とするサンプ
    リングデータの発生順序判定方法。
JP60135634A 1985-06-21 1985-06-21 サンプリングデ−タの発生順序判定方法 Pending JPS61294375A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP60135634A JPS61294375A (ja) 1985-06-21 1985-06-21 サンプリングデ−タの発生順序判定方法
US06/875,805 US4748624A (en) 1985-06-21 1986-06-18 System for determining occurrence sequence of sampled data

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60135634A JPS61294375A (ja) 1985-06-21 1985-06-21 サンプリングデ−タの発生順序判定方法

Publications (1)

Publication Number Publication Date
JPS61294375A true JPS61294375A (ja) 1986-12-25

Family

ID=15156392

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60135634A Pending JPS61294375A (ja) 1985-06-21 1985-06-21 サンプリングデ−タの発生順序判定方法

Country Status (2)

Country Link
US (1) US4748624A (ja)
JP (1) JPS61294375A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6327544B1 (en) * 1999-03-01 2001-12-04 Agilent Technologies, Inc. Automatic storage of a trigger definition in a signal measurement system

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5832476B2 (ja) * 1977-02-18 1983-07-13 ウエスタ−ン エレクトリツク カムパニ− インコ−ポレ−テツド 光電池及びその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2932749A1 (de) * 1979-08-13 1981-03-26 Siemens AG, 1000 Berlin und 8000 München Pruefeinrichtung zur fehlerdiagnose in mehrrechner-systemen, insbesondere in multimikrocomputer-systemen
US4381563A (en) * 1980-12-18 1983-04-26 International Business Machines Corporation Apparatus and method for visually presenting analytical representations of digital signals
JPS58103045A (ja) * 1981-12-15 1983-06-18 Sony Tektronix Corp 信号発生順序検出回路
GB2114306B (en) * 1981-12-28 1985-07-31 Sony Tektronix Corp Logic analyser
JPS58140899A (ja) * 1982-02-16 1983-08-20 ソニ−・テクトロニクス株式会社 ロジツク信号表示方法
US4493044A (en) * 1982-03-08 1985-01-08 Tektronix Apparatus and a method of establishing the correct display order of probe channels for a logic analyzer
US4574354A (en) * 1982-11-19 1986-03-04 Tektronix, Inc. Method and apparatus for time-aligning data
US4558422A (en) * 1983-03-23 1985-12-10 Tektronix, Inc. Digital signal sampling system with two unrelated sampling timebases
JPS59216256A (ja) * 1983-05-24 1984-12-06 Iwatsu Electric Co Ltd マイクロプロセツサの動作解析装置
JPS60213873A (ja) * 1984-04-06 1985-10-26 Advantest Corp ロジツクアナライザ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5832476B2 (ja) * 1977-02-18 1983-07-13 ウエスタ−ン エレクトリツク カムパニ− インコ−ポレ−テツド 光電池及びその製造方法

Also Published As

Publication number Publication date
US4748624A (en) 1988-05-31

Similar Documents

Publication Publication Date Title
KR20070012845A (ko) 개발 인터페이스에 대한 적용성을 가진 데이터 처리 시스템내의 마스킹
US6484273B1 (en) Integrated EJTAG external bus interface
EP0718763A1 (en) System and method of debugging in a data processor
JPH0362228B2 (ja)
JPS61294375A (ja) サンプリングデ−タの発生順序判定方法
JPH11282709A (ja) インサーキットエミュレータ
CN113486284B (zh) 支持外部数据源的示波器、示波方法及装置
JPH0713806A (ja) マイクロプロセッサのバストレース装置
JP4878940B2 (ja) データ処理装置およびデータ処理方法
Wiatrowski An Event-Driven Logic Timing Analyzer
JPH0772189A (ja) 高速フーリエ変換アナライザ
JPH11161516A (ja) 網羅率測定装置
JPH05241878A (ja) 時間測定装置
SU1254487A1 (ru) Устройство дл обнаружени конфликтов в процессоре
SU1183976A1 (ru) Устройство для сопряжения электронно-вычислительной машины с индикатором и группой внешних устройств
GB2124457A (en) Improved data display apparatus
JPS61112253A (ja) 電子計算機の性能解析装置
JPS60105058A (ja) 情報処理装置
JPS61123942A (ja) マイクロプロセツサ用デバツク装置
JPS5835646A (ja) 中央処理システムの動作解析装置
JPS60262075A (ja) ロランｃ受信機
JPH04260137A (ja) 情報処理装置
JPS58195168A (ja) 信号記録装置
JPH0330510A (ja) デジタル時分割多重積分回路
JPS60162960A (ja) 遅延クロツク設定方式