[go: up one dir, main page]

JPS61285746A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS61285746A
JPS61285746A JP61129326A JP12932686A JPS61285746A JP S61285746 A JPS61285746 A JP S61285746A JP 61129326 A JP61129326 A JP 61129326A JP 12932686 A JP12932686 A JP 12932686A JP S61285746 A JPS61285746 A JP S61285746A
Authority
JP
Japan
Prior art keywords
layer
semiconductor
semiconductor device
contact
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61129326A
Other languages
English (en)
Other versions
JP2679781B2 (ja
Inventor
ディディエ・セルジ・メイナン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of JPS61285746A publication Critical patent/JPS61285746A/ja
Application granted granted Critical
Publication of JP2679781B2 publication Critical patent/JP2679781B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01Manufacture or treatment

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、ダイオードと共に基板上にモノリシックに集
積された少なくとも1個の電界効果トランジスタを具え
、このトランジスタが基板の表面に形成された第1のn
形半導体層の上に設けられたオーミックソースコンタク
ト及びオーミックドレインコンタクトを有し、他方前記
第1の半導体層と組んで整流接合を形成するゲート電極
をソースコンタクトとドレインコンタクトの間に配置し
、ショットキーコンタクトを有する前記ダイオードを同
じく基板の表面に形成される第2のn形半導体層上に設
ける半導体装置に関するものである。
本発明は、例えば、ガリウムヒ素の集積回路内の直流電
源とアースとの間に設けられる減結合(テカップリング
)コンデンサの製造で使用される。
ガリウムヒ素の電界効果トランジスタとモノリシックに
集積される容量性要素を形成するショットキーダイオー
ドが従来技術、即ち、特公昭59−112645(A)
から既知である。この特許側はガリウムヒ素の半絶縁性
基板の上に設けられる第1のn形層により形成されるダ
イオードにつき述べており、この第1のn形層がショッ
トキーコンタクトを担っており、第1のn+形層の隣に
ある。このダイオードとモノリシックに集積されたトラ
ンジスタは、一方では第1のn゛形層他方ではオーミッ
クドレインコンタクトを担う第2のn゛形層隣り合って
いる第2のn形層の表面に形成されるショットキーゲー
トコンタクトを具える。
このようにして製造すると、この構造がショットキーゲ
ート電界効果トランジスタと、電極がトランジスタのソ
ースと共通なコンデンサとして働らくダイオードとの組
合せを形成しなければならないであろう。注意すべきこ
とは、ソース及びカソードに共通なコンタクトは第1の
n形層の表面にオーミック層を形成したのでは実際には
得られないことである。
集積回路内でスイッチング雑音が発生するのを避けるた
めには、この集積回路の直流電源とアースのような基準
点との間に減結合コンデンサ(デカップリングコンデン
サ)を設けることが絶対に必要である。集積回路が(5
0ps以上)という遅い遷移を有する場合は、このコン
デンサは回路の外に設け、細い導線で直流電源及びアー
スに接続すればよい。しかし、集積回路が(50ps以
下)という速い遷移を有する場合は、可撓性を有する接
続導線のインピーダンスが非常に高くなり、外付はコン
デンサによる減結合の効果に悪影響を及ぼす。
それ故、特に、極めて速い遷移が可能な■−v族化合物
半導体上の集積回路で一使用することを目指す場合は、
直流電源の減結合コンデンサをマイクロサーキットと一
緒に集積し、可撓性に冨む接続導線を用いないようにし
なければならない。
それ故、本発明の目的はこの問題に対する解決策を提供
するにある。
本発明によれば、この解決策は冒頭に述べた半導体装置
で、少なくとも1個の直流電源導体と、少なくとも1個
のこれまた前記基板上に集積される大地導体とを有し、
直流電源導体を抵抗性的に第2の半導体層に接続し、大
地導体が第2の半・導体層と組んで表面積の大きなショ
ットキーコンタクトを形成し、斯くして逆方向に分極さ
れ且つ容量が非常に高いダイオードを構成することを特
徴とすることにより与えられる。
本発明によれば、回路の外に要素を設けることなく、回
路の表面積を大きくすることなく、それでいて非常に高
い動作速度、即ち、高い周波数で動作する装置が非常に
簡単な構造の装置で得られる。
実施例を挙げて図面につき本発明の詳細な説明する。
第1図に略式図示するように一本発明装置は、電界効果
トランジスタTを具え、そのドレインDを負荷Rを介し
て直流電源VDDに結合する。このトランジスタTはゲ
ートGと、ソースSを有し、ソースSを、例えば、アー
スMに接続する。
直流電源v0はダイオードΔによりアースM。
に対して減結合する。ダイオード△のカソードKを直流
電源VDDに接続し、アノードAを接地する。
電界効果トランジスタのゲートGは、入力信号■を受取
り、ドレインD側に装置の出力信号Uが得られる。
この装置は、第2図に示すように、一つの半導体チップ
上にモノリシックに集積できる。一実施例では、半導体
材料はm−v化合物半導体の代表であるガリウムヒ素と
する。こうすると、高速な装置、即ち、高周波数で動作
する装置が得られる。
第2図に示すように、本発明装置はm−v化合物半導体
群を材料とする半絶縁性の基板10を具える。その表面
上に第1のn形層111及び第2のn形彫層112を形
成する。但し、これらのn形層の格子パラメータは基板
とコンパチブルなものとする。これらの2個のn形層は
半絶縁性区域12により互に分離する。
電界効果トランジスタTは、第1のn形層111、ソー
スSとなるオーミックコンタクト21、ドレインDとな
るオーミックコンタクト22及びゲートGとなるショッ
トキーコンタクト23により構成される。ゲートGとな
るショットキーコンタクト23は第1のn形層111の
厚さを小さくした区域25内に作る。この場合は、所謂
グルーブチャネルを有する電界効果トランジスタが得ら
れる。
ソースS及びドレインDの上に、夫々、金属層53及び
52を設ける。これらの金属層は第2の相互接続層と呼
ばれ、夫々、ソースSを、例えば、アースMに接続し、
ドレインDを負荷R(図示せず)に接続する。第2図は
第1図の一点鎖線で限られた部分F2に対応する。
ダイオード△は、第2のn形層112、カソードKを形
成するオーミックコンタクト2及びアノードAを形成す
るショット−コンタクト3により構成される。例えば、
直流電源導体VD+1はn形層111と112を互に分
離する半絶縁性区域12の上に形成する。次に、ダイオ
ードのカソードKを第2の相互接続層を形成する金属層
51によりこの直流電源導体に接続する。
アノードAは表面積の大きい大地(アース)導体と一致
するように設ける。こうすると、マイクロサーキット(
microcircuit)が逆方向に動作する時ダイ
オードDは分極され、次の値を有するコンデンサを構成
する。
C= ε □ 但し、εは誘電率であり、 WはアノードAを形成するショットキーコンタクト3の
下の空乏層の厚さであり、Sはこのショット−コンタク
トの表面積である。
直流電源電圧V0゜はn形層112の空乏層の電圧より
低くなるように選ぶ。これはトランジスタTの性能を下
げることなぐ行なえる。蓋し、トランジスタTのゲート
コンタクトは、前述したようにn形層111の厚さを薄
くした区域25内に設けられているからである。
このような状態では、大地導体は表面積Sが大きいから
、斯くして得られる容量Cは大きくなる。
基板及び2個のn形層の材料がガリウムヒ素(Ga A
s)であるこの実施例では、直流電源電圧v0は1.2
V(7)、t−ダーであり、容量は10−”F/、us
”のオーダーである。
表面積が S = 10000μIII″ である大地導体の場合は1 、 Cζ10.F −10−11F であり、インピーダンスは Cω である、但し、ω−2πfであり、fは動作周波数であ
り、これは50psのオーダーの遷移に対応する10G
Hzの値に達し得る。
f =toxio’ Hz ’ この時 である。
このような結果はコンデンサを外付けにし、細い導線で
直流電源及びアニスに接続することにより減結合を行な
ったら得られるであろう結果と比較して非常に有利であ
る。50psのオーダーの速い遷移を目指す場合では、
薄い接続導線の自己インダクスンスしは1nH/mのオ
ーダーである。10GHzの周波数がこれに対応し、こ
の時インピーダンス2′は次のようになる。
L = 10− ’Hf−10X 10”Hzz’ =
I Xl0−’X2K Xl0XIO’ #60Ωそれ
故、注意すべきことは、本発明の場合に得られるZ#1
.5Ωというインピーダンスはコンデンサを外付けにし
、細い接続導線を使う場合に得られるZ’#60Ωとい
うインピーダンスに対し非常に小さいことである。この
計算は10GHz以上の周波数で外付はコンデンサを用
いることは不可能なことを明らかに示してし)る。
逆に、本発明により形成されるコンデンサは非常に効果
的である。
第3図に示すもう一つの実施例では、トランジスタTの
負荷Rが抵抗性になっている。この時の本発明の有利な
適用を第4図の断面図に示すが、これは第3図で一点鎖
線で限られた回路組立体F#に対応する。
第4図に示すように、装置は半絶縁性の基板10の表面
上に形成され且つ半絶縁性区域12により限られる単一
のn形層11を具える。トランジスタT1抵抗R及びダ
イオード△は同じn形層内に形成される。
トランジスタTは、第2図に示した前の実施例のように
、ソースSを形成するオーミックコンタクト21(これ
は第2の相互接続層を形成するメタライゼーション53
を介して基準電位点、即ち、アースMに接続する)、ゲ
ートGを形成するショットキーコンタクト23(これは
n形層の厚さを薄くした区域25内に設ける)及びドレ
インDを形成するオーミックコンタクト22(これは第
2の相互接続層を形成するメタライゼーション52によ
り覆われる)を具える。ゲートGが入力信号Iを受取り
、ドレイン、側に出力信号Uが得られる。
抵抗Rは、ドレインのオーミックコンタクト22と、ダ
イオードΔΦカソードKを構成するオーミックコンタク
ト2との間に形成する。オーミックコンタクト2は、第
2の相互接続層51により覆われ、これが直流電源V。
に接続される。ダイオード△は、最后に、前と同じよう
に、アノードAと表面積が大きいアース導体Mとを構成
するショットキーコンタクト3を具える。
この回路の動作と性能は、第2図に示した前の実施例の
動作及び性能と同じである。また、第4図に示した本発
明装置は特に簡単で、有利な構造になっている。
半導体装置をガリウムヒ素(Ga As)で作る場合は
、オーミックコンタクトは金−ゲルマニウム(Au−G
e = 40/60)合金で作ることができ、ショット
キーコンタクト及び第2の相互接続層又は電源導体Vl
lt+はチタン−白金−金(Ti−Pt−Au)若しく
はチタン−白金−ニッケル(Ti−Pt−Ni)で作る
ことができる。n形層及び半絶縁性区域は種々の方法、
例えば、イオン注入と組むエピタキシャル成長又はイオ
ン注入単独で得られる。これらの方法の各々は、当業者
には知られており、また、厳密に云えば、本発明の本質
ではない。
それ故、特許請求の範囲で規定された本発明の範囲から
逸脱することなく、種々の変形例を考え得られることは
明らかである。
【図面の簡単な説明】
第1図は、本発明装置の電気回路図、 第2図は、この電気回路に係る本発明の一適用例の断面
図、 第3図は、本発明に係る特定の装置の電気回路図、 第4図は、この特定の電気回路図に係る本発明の適用例
の断面図である。 2・・・オーミックコンタクト (カソード)3・・・
ショットキーコンタクト(アノード)10・・・基板 
      11・・・単一のn形層12・・・半絶縁
性区域 21・・・オーミックコンタクト (ソース)22・・
・オーミックコンタクト(ドレイン)23・・・ショッ
トキーコンタクト(ゲート)25・・・区域     
  51,52.53・・・金属層111・・・第1の
n形層  112・・・第2のn形層特許出m大  エ
ヌ・ベー・フィリツプス・フルーイランペンファブリケ

Claims (1)

  1. 【特許請求の範囲】 1、ダイオードと共に基板上にモノリシックに集積され
    た少なくとも1個の電界効果トランジスタを具え、この
    トランジスタが基板の表面に形成された第1のn形半導
    体層の上に設けられたオーミックソースコンタクト及び
    オーミックドレインコンタクトを有し、他方前記第1の
    半導体層と組んで整流接合を形成するゲート電極をソー
    スコンタクトとドレインコンタクトの間に配置し、ショ
    ットキーコンタクトを有する前記ダイオードを同じく基
    板の表面に形成される第2のn形半導体層上に設ける半
    導体装置において、少なくとも1個の直流電源導体と、
    少なくとも1個のこれまた前記基板上に集積される大地
    導体とを有し、直流電源導体を抵抗性的に第2の半導体
    層に接続し、大地導体が第2の半導体層と組んで表面積
    の大きなショットキーコンタクトを形成し、斯くして逆
    方向に分極され且つ容量が非常に高いダイオードを構成
    することを特徴とする半導体装置。 2、半導体層の材料をIII−V族化合物半導体とするこ
    とを特徴とする特許請求の範囲第1項記載の半導体装置
    。 3、半導体層をガリウムヒ素で作ることを特徴とする特
    許請求の範囲第2項記載の半導体装置。 4、半絶縁性区域により第1のn形層と第2のn形層と
    を互に分離することを特徴とする特許請求の範囲第1項
    ないし第3項のいずれか一項に記載の半導体装置。 5、第1のn形層と、第2のn形層が同一の半導体層の
    一部であることを特徴とする特許請求の範囲第1項ない
    し第3項のいずれか一項に記載の半導体装置。 6、電界効果トランジスタが抵抗性の負荷を有し、この
    抵抗性の負荷が第1のn形層の伸張さた部分で形成され
    、この抵抗の端コンタクトが、一方ではトランジスタの
    オーミックドレインコンタクトであり、他方では第1の
    n形層の表面に設けられ、電源導体に接線する第2のオ
    ーミックコンタクトであることを特徴とする特許請求の
    範囲第1項ないし第5項のいずれか一項に記載の半導体
    装置。 7、直流電源導体が半絶縁性区域の表面にあり、第2の
    半導体層及び負荷抵抗の第2のオーミックコンタクトに
    、第2の相互接続層と称される重ね合されたメタライゼ
    イション層を介して接続されるメタライゼイション層に
    より構成する特許請求の範囲第6項記載の半導体装置。 8、ゲート電極が第1の半導体層と組んでショットキー
    コンタクトを形成する特許請求の範囲第1項ないし第7
    項のいずれか一項に記載の半導体装置。 9、電界効果トランジスタがグルーブチャネルを有する
    タイプであることを特徴とする特許請求の範囲第8項記
    載の半導体装置。 10、基板が半絶縁性のガリウムヒ素から成ることを特
    徴とする特許請求の範囲第1項ないし第9項のいずれか
    一項に記載の半導体装置。
JP61129326A 1985-06-07 1986-06-05 半導体装置 Expired - Lifetime JP2679781B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8508633 1985-06-07
FR8508633A FR2583221B1 (fr) 1985-06-07 1985-06-07 Dispositif semiconducteur pour la realisation des capacites de decouplage placees entre l'alimentation et la masse des circuits integres

Publications (2)

Publication Number Publication Date
JPS61285746A true JPS61285746A (ja) 1986-12-16
JP2679781B2 JP2679781B2 (ja) 1997-11-19

Family

ID=9319987

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61129326A Expired - Lifetime JP2679781B2 (ja) 1985-06-07 1986-06-05 半導体装置

Country Status (5)

Country Link
US (1) US5031006A (ja)
EP (1) EP0204387B1 (ja)
JP (1) JP2679781B2 (ja)
DE (1) DE3669236D1 (ja)
FR (1) FR2583221B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6416645U (ja) * 1987-07-17 1989-01-27

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2583221B1 (fr) * 1985-06-07 1987-07-31 Labo Electronique Physique Dispositif semiconducteur pour la realisation des capacites de decouplage placees entre l'alimentation et la masse des circuits integres
JPH0793410B2 (ja) * 1987-12-28 1995-10-09 三菱電機株式会社 半導体装置
US5394294A (en) * 1992-12-17 1995-02-28 International Business Machines Corporation Self protective decoupling capacitor structure
JP5130641B2 (ja) * 2006-03-31 2013-01-30 サンケン電気株式会社 複合半導体装置
US6509609B1 (en) 2001-06-18 2003-01-21 Motorola, Inc. Grooved channel schottky MOSFET
RU2560998C1 (ru) * 2014-04-17 2015-08-20 Федеральное государственное унитарное предприятие "Ростовский-на-Дону научно-исследовательский институт радиосвязи" (ФГУП "РНИИРС") Многофункциональная свч монолитная интегральная схема на многослойной полупроводниковой структуре

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4826192A (ja) * 1971-08-09 1973-04-05

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3699362A (en) * 1971-05-27 1972-10-17 Ibm Transistor logic circuit
US3995301A (en) * 1973-03-23 1976-11-30 Ibm Corporation Novel integratable Schottky Barrier structure and a method for the fabrication thereof
US4160984A (en) * 1977-11-14 1979-07-10 Hughes Aircraft Company Schottky-gate field-effect transistor and fabrication process therefor
US4336549A (en) * 1978-02-21 1982-06-22 Hughes Aircraft Company Schottky-barrier gate gallium arsenide field effect devices
US4373166A (en) * 1978-12-20 1983-02-08 Ibm Corporation Schottky Barrier diode with controlled characteristics
US4322758A (en) * 1979-05-07 1982-03-30 Nakamichi Corporation Fluorescent indicator
JPS572799A (en) * 1980-06-09 1982-01-08 Tate Seiji Broken-line drawing tool
JPS5851577A (ja) * 1981-09-22 1983-03-26 Matsushita Electric Ind Co Ltd 半導体装置
JPS58131775A (ja) * 1982-01-29 1983-08-05 Fujitsu Ltd 電界効果半導体装置
JPS58210666A (ja) * 1982-06-02 1983-12-07 Hitachi Ltd 半導体装置
JPS5935480A (ja) * 1982-08-24 1984-02-27 Fujitsu Ltd 半導体装置
JPS59112645A (ja) * 1982-12-17 1984-06-29 Fujitsu Ltd 半導体装置
US4536664A (en) * 1983-02-16 1985-08-20 Texas Instruments Incorporated A high speed, non-inverting circuit for providing an interface between TTL logic gates and Schottky transistor logic gates
GB2137412B (en) * 1983-03-15 1987-03-04 Standard Telephones Cables Ltd Semiconductor device
US4621205A (en) * 1984-01-16 1986-11-04 Hewlett-Packard Company Method and apparatus for reducing varactor noise
EP0162541A1 (en) * 1984-03-28 1985-11-27 International Standard Electric Corporation Integrated heterojunction FET and photodiode
FR2583221B1 (fr) * 1985-06-07 1987-07-31 Labo Electronique Physique Dispositif semiconducteur pour la realisation des capacites de decouplage placees entre l'alimentation et la masse des circuits integres
US4811065A (en) * 1987-06-11 1989-03-07 Siliconix Incorporated Power DMOS transistor with high speed body diode

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4826192A (ja) * 1971-08-09 1973-04-05

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6416645U (ja) * 1987-07-17 1989-01-27

Also Published As

Publication number Publication date
DE3669236D1 (de) 1990-04-05
US5031006A (en) 1991-07-09
JP2679781B2 (ja) 1997-11-19
EP0204387A1 (fr) 1986-12-10
EP0204387B1 (fr) 1990-02-28
FR2583221B1 (fr) 1987-07-31
FR2583221A1 (fr) 1986-12-12

Similar Documents

Publication Publication Date Title
US5313083A (en) R.F. switching circuits
US4135168A (en) Reverse channel GaAsFET oscillator
US5041881A (en) Whiskerless Schottky diode
JPH0365016B2 (ja)
US4359754A (en) Semiconductor device
EP0015709B1 (en) Constructional arrangement for semiconductor devices
US5170235A (en) Semiconductor integrated circuit
US4596070A (en) Interdigitated IMPATT devices
JPS61285746A (ja) 半導体装置
JPS5884510A (ja) Fet装置を用いたrf増巾回路
US5683919A (en) Transistor and circuit incorporating same
JPH05206369A (ja) マイクロ波デバイス用パッケージ
JPS6251509B2 (ja)
US4786881A (en) Amplifier with integrated feedback network
JPH05235194A (ja) マイクロ波モノリシック集積回路
US4528518A (en) Chain amplifier
JPS62269366A (ja) モノリシツクマイクロ波集積回路
JPS6255722B2 (ja)
JPH065758B2 (ja) 半導体装置
JPS61172376A (ja) 半導体装置
JP3468851B2 (ja) モノリシックマイクロ波ic
JP2869902B2 (ja) 半波長側結合フィルタ
JP2867420B2 (ja) 化合物半導体装置
JPS63280463A (ja) 半導体装置
JPH065636A (ja) マイクロ波半導体装置