JPS61283097A

JPS61283097A - 不揮発性メモリ装置

Info

Publication number: JPS61283097A
Application number: JP60122708A
Authority: JP
Inventors: Masayoshi Hirashima; 正芳平嶋
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1985-06-07
Filing date: 1985-06-07
Publication date: 1986-12-13

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明は、例えば卓上電子メモ帳等のように書換え回数
の多いメモリ装置に用いて効果がある書換え可能な読出
し専用不揮発性メモリ装置に関する。

（従来の技術）従来の不揮発性読出し専用メモリ装置（以下、単にＦＲ
ＯＭという）は、書換えの回数に制限がちシ、その回数
は読出し出力に誤シを生ずるかどうかで判断しており、
一般には安全をみて実際の書換え可能回数よりもかなシ
少ない回数で使用していた。

（発明が解決しようとする問題点）従って従来のＦＲＯＭは上述のように、まだ使用余地が
ざるのに寿命がきたものとｔ判断し廃棄するような不経
済さがあった。

本発明はそのような不経済さに鑑み、書換え回数の限界
まで使用できるＦＲＯＭを提供するものである。

（問題点を解決するための手段）同一の半導体チッグ上に、電気的に書換え可能な不揮発
性メモリ（以゛下、ＥＥＲＯＭという）と、このメモリ
に対する書込み、読出しのアドレスを制御する回路と、
書換え回数を計数するカウンタと、および書換え回数を
記憶するＥＲＯＭとを形成し、これと組み合わせて使用
する他に用意する入力装置等に、上記書換え回数の表示
または残存書込み可能回数の表示を行なうか、あるいは
同時に警報を発するなどの警告方法によシ、書込み限度
の接近を知らせ得る構成によシ上記の問題点を解決する
ものである。

（作用）電子メモ帳のような繰り返し書換える電子装置などに本
発明のＥＦＲＯＭを用いれば、書換え回数が真実の使用
限度に近くなったとき、警報または回数表示などの警告
を自動的に発するようにできるから、使用者はそれまで
安心して装置を使用できることは勿論、不経済さが解消
でき、しかも使用中の誤動作もなくなって装置の信頼度
を大幅に向上させることが可能になる。

（実施例）以下、本発明を実施例によシ図面を用いて詳細に説明す
る。

第１図は本発明の一実施例のＥＦＲＯＭの内部構成をブ
ロック図で示したものである。

１は半導体チップ（パッケージ）であり、２はメモリ容
量が例えば２にバイトの電気的に書換え可能な大容量の
ＥＥＲＯＭ、３はそのアドレスを決める１１ビツトのア
ドレス発生回路（バイナリカウンタ）、４は書込みおよ
び消去を制御する書込み消去制御回路である。また、５
は電源で発振器を有し端子Ｔ４からの入力電圧ＶＢ（例
えば＋５ｖ）から、ＶＢ以外の書込み電圧ｖｗ、消去電
圧Ｖ□を発生させる。６はカウンタ制御回路であって書
換え回数力′ウンタ７を制御し、書込み開始の都度、書
換え回数メモリ８の出力を上記書換え回数カウンタ７に
書き込ませる動作と、書換え終了の度に書換え回数カラ
ンタフの出力を書換え回数メモリ８に書き込む動作とを
行なうものである。

書換え回数カウ、ンタ７は電源５の出力が、書込み電圧
ｖｗから読出し電圧に変化する度に１ビツトだけカウン
ト値が上昇するカウンタで、読出し電圧から書込み電圧
ｖｗに電源５の出力が変化する毎に書換え回数メモリ８
の出力でプリセットされる。

この書換え回数メモリ８は不揮発性メモリで、ＥＥＲＯ
Ｍで構成され、大容量ＥＥＲＯＭ　２と同じ回数だけ書
換えが可能なものである。書換え可能回数を例えば２１
６（＝６５５３６）回とすると、ＩＪＲＯＭからなる書
換え回数メモリ８は１６ビツトで足シる。

また９は警告発生回路で、例えば書換え回数カウンタ７
の出力１６ビツト中、上位８ビツトが全部「１」になっ
た時、端子Ｔ７から警告電圧例えば「Ｈ」レベルを出力
する。この時は、下位８ビット分、すなわち残シの２５
６回だけ書換えを行なうと２　になるので、使用者はこ
の残シの書換え可能回数２５６回を考慮しながら装置を
操作することになる。

第２図は本発明の実施態様の一例を示す図で、本発明に
入力するプログラマブルＲＯＭ　（ＰＲＯＭ）ライタ１
０（ただし、キーゲートは図示せず）と、上述筒１図蓼
示の半導体チップ１のコネクタ部分を示している。第２
図において、端子Ｐ１ないしＰ８は半導体チップ１の端
子Ｔ１ないしＴ８に、それらの添字を一致させて接続さ
れる。

ＰＲＯＭライタ１０に、図示しないキーデートを用いる
公知の入力方法で半導体チップ１に書込むべきデータを
入力し記憶させ、書込みボタン１４を押下すると、端子
Ｐｓに高電圧、例えば１２Ｖを発生し、それは半導体チ
ップ１の端子Ｔ５を経て電源５に内蔵された図示しない
発振器からカウンタ制御回路６に制御信号を送出させる
。このカウンタ制御回路６は書換え回数メモリ８から１
６ビツトのデータ（書換え回数）を読出し、書換え回数
カウンタ７をプリセットする。次に電源５から書込み′
消去制御回路４に制御信号が送られ、アドレス発生回路
３をｒＯＪから「２１１」まで変化させＥＦＲＯＭ　２
のデータをクリアさせる。この消去動作が不要な場合は
直接次の書込み動作を行なってもよい。

消去が終わるとＰＲＯＭライタ１０から書込みデータが
８ビツトの端子Ｐ８に出力される。消去に必要な時間は
ＰＲＯＭライタ１０でタイマーを設けて管理してもよく
、また半導体チップ１から新たに端子を設けて（図示せ
ず）　ＰＲＯＭライタ１０に戻してもよい。何れにせよ
書込み°が可能になった後、ＰＲＯＭライタ１０の端子
Ｐ３へ書込みクロック、端子Ｐ６からアドレス（１１ビ
、ト）を出力し、半導体チアゾ１に伝え、かつ、そのと
きのデータをＰＲＯＭライタ１０の端子Ｐ１　（８ビ、
ト）から出力し、データ、アドレスのタイミングを合致
させて大容量１１ＪＲＯＭ　２に顆次２にバイト分書込
む。なお、クロ、りはタイミング合わせ用であるからア
ドレスとデータが同期しておれば省略もできる。

書込みが終了するとＰＲＯＭライタ１０のデータ表示部
１１に終了マークが出される。なお、書込み中はデータ
表示部１１、およびアドレス表示部１２にそれぞれ書込
みデータおよびアドレスが表示されることは当然である
。この書込みが終わると端子Ｐ５は５ｖ、あるいはＱＶ
に低下するので電源５から書込み消去制御回路４を駆動
して書込み回数カランタフに１ビツト分のクロ、りを送
出しカウンタ計数を１つ増加させ、その状態が書換え回
数メモリ８に書き込まれる。この書込み（または書換え
）もＥＥＲＯＭ　２の書込み（または書換え）と同じで
あるからその説明は省略する。

以上、通常の書込み動作を説明した。次に本発明の書換
え回数残存表示について述べる。

いま、半導体テップ１上のＥＥＲＯＭ　２の書込み回数
メモリ８の上位８ビツトが総て「１」になっているもの
とし、半導体テップ１をＰＲＯＭライタ１゜に接続し、
書込みボタン（ＷＲＩＴＥ　ｂｕｔｔｏｎ　）　１４を
押下すると前述のように書換え回数カウンタ７にメモリ
８の内容がプリセットされる。書換え回数カウンタ７の
出力を警告発生回路９で、数値ｒｌｌｆｌｌｌｌｌｏ０
００００００　Ｊと比較し、上位８ビツトが「１」であ
るので端♀Ｔ７に、例えば５Ｖの警告電圧を発生される
。このときＰＲＯＭライタ１゜の端子Ｐ７が５ｖになり
、これを検知しアドレス表示部１２に残存書換え可能数
が少ないことを表わすメツセージを表示し、同時に警報
部（ＡＲＡＲＭ）１３にＬＥＤ　（発光ダイオード）の
発光表示を行なわせ、あるいは警告音を発生させる。こ
の時、ＰＲＯＭライタ１０の端子Ｐ２が「Ｈ」レベルに
なり、双方向のセレクタ１５は警告発生回路９または、
書換え回数カウンタ７の下位８ビ、トを端子ＴＩに出力
する。端子Ｔ２が「Ｏｖ」の時は、書込み状態では端子
Ｔ１からの８ビツトのデータが大吉ｉ　ＥＥＲＯＭ　２
に伝わり、読出し状態では前記ＥＥＲＯＭ２の出力デー
タ８ビツトが端子ＴＩに出力されるように電源５の出力
によりセレクタ１５が制御される。

従って前記警告発生回路９の下位８ビ、トのデータが端
子Ｔｌを介してＰＲＯＭライタ１０の端子Ｐ１に伝えら
れ、その２８から前記データの示す２進数を減じた値を
、データ表示部１１に１６進数により表示する。もし、
下位８ビツトが全部「Ｏ」なら、「ＦＦ」と表示される
。ナなもち、残シ２５６回の書換えが可能であることが
示される。

この状態で再び書込みボタン１４の押下があると端子Ｐ
２が「Ｏｖ」、従って端子Ｔ２もｒ　ＯＶＪになりて上
記の書込み動作が行なわれる。もし、警告発生回路９の
下位８ビツトが総て「１」ならばデータ表示部１１には
「００」の表示が出て書込みボタン１４を何度押しても
端子Ｐ２は「５ｖ」のままでＥＥＲＯＭ　２には書込み
は行なわれない。

以上、詳細に説明した本発明によれば、制限回数を越え
る書込みをすることは明らかになくなる。

なお、説明はＦＲＯＭライタ１ｏを使用した例によった
が、端子Ｔ７とＴ２とを内部で接続させ、所定の書換え
制限回数に達した時のみ警告発生回路９から警告電圧を
出力して、書込みを禁止するよう第１図の内部構成を変
更しても同じ効果が得られることはいうまでもない。

（発明の効果）以上説明して明らかなように本発明のＦＲＯＭ装置は、
書換えの制限回数が容易に使用者に明示または警告され
るから、制限以上に書換えて折角書き込んだデータを無
にするような無駄がなくなシ、しかも構成的にはＦＲＯ
Ｍを構成したテップ、と同じテップ上に多少の周辺回路
を付加するだけであるから、経済的に容易に実施するこ
とができ、したがって電子回路、例えば電子メ七帳など
の構成に実施して大いに益するところがある。

【図面の簡単な説明】

第１図は本発明の一実施例の回路装置を示すブロック図
、第２図は本発明の使用状態を説明する概略図である。１・・・半導体チップ、２・・・大容量ＥＥＲＯＭ、３
・・・アドレス発生回路、４・・・書込み消去制御回路
、５・・・電源、６・・・カウンタ制御回路、７・・・
書換え回数カウンタ、８・・・書換え回数メモリ、９・
・・警告発生回路、１０・・・ＰＲＯＭライタ、１１・
・・データ表示部、１２・・・アドレス表示部、１３・
・・警報部、１４・・・書込み？タン。一

Claims

【特許請求の範囲】

　同一の半導体チップ上に、電気的に書換え可能な不揮
発性読出し専用メモリと、このメモリに対する書込み、
読出しのアドレスを制御する回路と、書換え回数を計数
するカウンタと、および、その書換え回数を記憶する不
揮発性メモリから構成してなり、他に用意する書込み入
力装置等に、上記不揮発性読出し専用メモリの書換え回
数が限度に接近したことを表示するか、または、そのと
き警報を発するかの少なくとも一方を用いて警告を発し
得るようにしたことを特徴とする不揮発性メモリ装置。