JPS6126845B2 - - Google Patents
Info
- Publication number
- JPS6126845B2 JPS6126845B2 JP54138044A JP13804479A JPS6126845B2 JP S6126845 B2 JPS6126845 B2 JP S6126845B2 JP 54138044 A JP54138044 A JP 54138044A JP 13804479 A JP13804479 A JP 13804479A JP S6126845 B2 JPS6126845 B2 JP S6126845B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- circuit
- amplifier
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/305—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in case of switching on or off of a power supply
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明は、電源投入時に負荷となるスピーカか
ら不快なシヨツク音が発生するのを防止する為の
トランジスタ増幅器におけるシヨツク音防止回路
に係り、特にIC（集積回路）化されたトランジ
スタ増幅器に利用して効果のあるシヨツク音防止
回路を提供せんとするものである。
ら不快なシヨツク音が発生するのを防止する為の
トランジスタ増幅器におけるシヨツク音防止回路
に係り、特にIC（集積回路）化されたトランジ
スタ増幅器に利用して効果のあるシヨツク音防止
回路を提供せんとするものである。
出力端がコンデンサを介して負荷に接続された
SEPP（シングルエツドプツシユプル）増幅回路
においては、電源投入時に前記出力端の電圧が零
から安定値（＋1/2Vcc）に急激に立上る為にシ
ヨツク音を発生する。その為、従来から前記シヨ
ツク音の発生を防止する為の様々な回路が提案さ
れている。例えば、第１図は電源ラインにリツプ
ルフイルタ用のトランジスタ１を挿入し、該リツ
プルフイルタを介して遅延された電源電圧が正側
ドライバトランジスタ２のベースに印加される様
にして、シヨツク音の発生を防止せんとするもの
である。第１図の回路において、電源スイツチ３
が投入されると、リツプルフイルタ用のトランジ
スタ１のベース電圧は、抵抗４とコンデンサ５と
で決まる時定数で上昇し、第２図Ａの如くなる。
又、前記トランジスタ１のエミツタ電圧も第２図
Ｂに示す如く、ベース電圧よりもＶBE（トランジ
スタのベース・エミツタ間電圧）だけ低い値で
徐々に上昇する。従つて、増幅器の出力端Ｃの電
圧は、第２図Ｃの如く、前記トランジスタ１のエ
ミツタ電圧に応じて徐々に上昇し、前段の差動増
幅回路６がバランスする時刻t1で安定状態となり
シヨツク音の発生が防止されるものである。しか
して、第１図の回路は、安定化する迄の時間が、
リツプルフイルタの抵抗４とコンデンサ５によつ
て定まる時定数に従うので、誤動作せず立上り方
のバラツキが少ないという利点を有する。又、増
幅器の出力端Ｃの電圧が、電源投入直後から上昇
し始めるので、NF（ネガテイブフイードバツ
ク）経路を通してNFコンデンサ７のチヤージも
電源投入直後から開始され、その結果スターテイ
ングタイムが速いという利点が得られる。しかし
ながら、第１図の回路は、格別にリツプルフイル
タを設けなければならず、回路の複雑化及びIC
化したときの外付部品の増加を招く、最大ドライ
ブ時の損失電圧が、抵抗４による電圧降下とトラ
ンジスタ１のＶBEとにより増加し、電源利用率が
低下する。前記電源利用率の低下を防止する為、
前記抵抗４の値を小とすると、リツプルフイルタ
効果が減少し、ハム音が発生しやすくなる、等の
欠点を有し、完全なものではない。
SEPP（シングルエツドプツシユプル）増幅回路
においては、電源投入時に前記出力端の電圧が零
から安定値（＋1/2Vcc）に急激に立上る為にシ
ヨツク音を発生する。その為、従来から前記シヨ
ツク音の発生を防止する為の様々な回路が提案さ
れている。例えば、第１図は電源ラインにリツプ
ルフイルタ用のトランジスタ１を挿入し、該リツ
プルフイルタを介して遅延された電源電圧が正側
ドライバトランジスタ２のベースに印加される様
にして、シヨツク音の発生を防止せんとするもの
である。第１図の回路において、電源スイツチ３
が投入されると、リツプルフイルタ用のトランジ
スタ１のベース電圧は、抵抗４とコンデンサ５と
で決まる時定数で上昇し、第２図Ａの如くなる。
又、前記トランジスタ１のエミツタ電圧も第２図
Ｂに示す如く、ベース電圧よりもＶBE（トランジ
スタのベース・エミツタ間電圧）だけ低い値で
徐々に上昇する。従つて、増幅器の出力端Ｃの電
圧は、第２図Ｃの如く、前記トランジスタ１のエ
ミツタ電圧に応じて徐々に上昇し、前段の差動増
幅回路６がバランスする時刻t1で安定状態となり
シヨツク音の発生が防止されるものである。しか
して、第１図の回路は、安定化する迄の時間が、
リツプルフイルタの抵抗４とコンデンサ５によつ
て定まる時定数に従うので、誤動作せず立上り方
のバラツキが少ないという利点を有する。又、増
幅器の出力端Ｃの電圧が、電源投入直後から上昇
し始めるので、NF（ネガテイブフイードバツ
ク）経路を通してNFコンデンサ７のチヤージも
電源投入直後から開始され、その結果スターテイ
ングタイムが速いという利点が得られる。しかし
ながら、第１図の回路は、格別にリツプルフイル
タを設けなければならず、回路の複雑化及びIC
化したときの外付部品の増加を招く、最大ドライ
ブ時の損失電圧が、抵抗４による電圧降下とトラ
ンジスタ１のＶBEとにより増加し、電源利用率が
低下する。前記電源利用率の低下を防止する為、
前記抵抗４の値を小とすると、リツプルフイルタ
効果が減少し、ハム音が発生しやすくなる、等の
欠点を有し、完全なものではない。
第３図は、従来のシヨツク音防止回路の別の例
を示すものである。第３図の回路は、格別に設け
られた制御トランジスタ８のエミツタを基準電位
点Ｄに、ベースを差動増幅回路９のベースバイア
ス回路のコンデンサ１０の一端に接続し、そのコ
レクタ電流によつて帰還コンデンサ１１の急速充
電及びプリドライバトランジスタ１２の強制制御
を行つてシヨツク音の発生を防止するものであ
る。しかして、第３図の回路は、電源投入直後か
ら、増幅器が安定状態に達する直前迄の間、プリ
ドライバトランジスタ１２を強制的にオンさせ、
正側ドライバトランジスタ１３及び正側パワート
ランジスタ１４を強制的にオフさせておくことが
出来るので、過渡状態におけるハムの進入を完全
に防止出来るという利点を有する。しかしなが
ら、前記第３図の回路は、シヨツク音を小さく押
さえる為には、回路が安定化する直前迄制御トラ
ンジスタを導通状態にしておかなければならず、
その為、スターテイングタイムが長くなるという
欠点を有するとともに、定常時に制御トランジス
タ８のベース電圧とエミツタ電圧が接近するの
で、電源電圧の急激な変動により誤動作し易いと
いう欠点を有する。第３図における点Ｄ、Ｅ及び
Ｆの電圧変化を第４図に示す。
を示すものである。第３図の回路は、格別に設け
られた制御トランジスタ８のエミツタを基準電位
点Ｄに、ベースを差動増幅回路９のベースバイア
ス回路のコンデンサ１０の一端に接続し、そのコ
レクタ電流によつて帰還コンデンサ１１の急速充
電及びプリドライバトランジスタ１２の強制制御
を行つてシヨツク音の発生を防止するものであ
る。しかして、第３図の回路は、電源投入直後か
ら、増幅器が安定状態に達する直前迄の間、プリ
ドライバトランジスタ１２を強制的にオンさせ、
正側ドライバトランジスタ１３及び正側パワート
ランジスタ１４を強制的にオフさせておくことが
出来るので、過渡状態におけるハムの進入を完全
に防止出来るという利点を有する。しかしなが
ら、前記第３図の回路は、シヨツク音を小さく押
さえる為には、回路が安定化する直前迄制御トラ
ンジスタを導通状態にしておかなければならず、
その為、スターテイングタイムが長くなるという
欠点を有するとともに、定常時に制御トランジス
タ８のベース電圧とエミツタ電圧が接近するの
で、電源電圧の急激な変動により誤動作し易いと
いう欠点を有する。第３図における点Ｄ、Ｅ及び
Ｆの電圧変化を第４図に示す。
本発明は、上述の種々の点に鑑み成されたもの
で、以下本発明の実施例に基き、図面を参照しな
がら説明する。
で、以下本発明の実施例に基き、図面を参照しな
がら説明する。
第５図において、１５は一対の同導電型トラン
ジスタ１６及び１７から成る差動増幅回路、１８
は段間トランジスタ、１９はプリドライバトラン
ジスタ２０、ドライバトランジスタ２１及び２
２、パワートランジスタ２３及び２４から成る
SEPP増幅回路、２５は該SEPP増幅回路１９の
出力端Ｊにコンデンサ２６を介して接続された負
荷となるスピーカ、２７はシヨツク音防止回路
で、該シヨツク音防止回路２７は、ベースが前記
差動増幅回路１５の一方のトランジスタ１６のベ
ースバイアス回路中のコンデンサ２８（以下バイ
アスコンデンサと称す）に接続された第１トラン
ジスタ２９と、ベースが前記第１トランジスタ２
９のコレクタに、エミツタが電源ラインに接続さ
れた第２トランジスタ３０と、前記第１トランジ
スタ２９のエミツタと前記第２トランジスタ３０
のコレクタとの間に接続された第１抵抗３１と、
前記第１トランジスタ２９のエミツタとアース間
に接続された第２抵抗３２と、ベースが前記第２
トランジスタ３０のコレクタに、エミツタが前記
ドライバトランジスタ２１のベースに、コレクタ
がプリドライバトランジスタ２０のベースにそれ
ぞれ接続された第３トランジスタ３３とから構成
されている。
ジスタ１６及び１７から成る差動増幅回路、１８
は段間トランジスタ、１９はプリドライバトラン
ジスタ２０、ドライバトランジスタ２１及び２
２、パワートランジスタ２３及び２４から成る
SEPP増幅回路、２５は該SEPP増幅回路１９の
出力端Ｊにコンデンサ２６を介して接続された負
荷となるスピーカ、２７はシヨツク音防止回路
で、該シヨツク音防止回路２７は、ベースが前記
差動増幅回路１５の一方のトランジスタ１６のベ
ースバイアス回路中のコンデンサ２８（以下バイ
アスコンデンサと称す）に接続された第１トラン
ジスタ２９と、ベースが前記第１トランジスタ２
９のコレクタに、エミツタが電源ラインに接続さ
れた第２トランジスタ３０と、前記第１トランジ
スタ２９のエミツタと前記第２トランジスタ３０
のコレクタとの間に接続された第１抵抗３１と、
前記第１トランジスタ２９のエミツタとアース間
に接続された第２抵抗３２と、ベースが前記第２
トランジスタ３０のコレクタに、エミツタが前記
ドライバトランジスタ２１のベースに、コレクタ
がプリドライバトランジスタ２０のベースにそれ
ぞれ接続された第３トランジスタ３３とから構成
されている。
次に動作を説明する。電源スイツチ３４が投入
されていない状態においては、バイアスコンデン
サ２８、負帰還コンデンサ３５、及び出力コンデ
ンサ２６は、放電状態にある。いま、時刻t0で電
源スイツチ３４を投入すると、バイアスコンデン
サ２８は第１バイアス抵抗３６とバイアスコンデ
ンサ２８とで決められる時定数に従つて充電さ
れ、点Ｇの電圧は第１バイアス抵抗３６と第２バ
イアス抵抗３７とによつて決められる値に向つて
上昇する。前記点Ｇの電圧の上昇につれ、第１ト
ランジスタ２９のコレクタ電流が増し、第２トラ
ンジスタ３０のコレクタ電流も増加する。しかし
て、第１トランジスタ２９のベース電圧をＶGと
すれば、エミツタ電圧ＶHは ＶH＝ＶG−ＶBE …(1) （ただしＶBEは第１トランジスタ２９のベー
ス・エミツタ間電圧） となり、第２トランジスタ３０のコレクタ電圧Ｖ
Iは、 ＶI＝Ｒ１＋Ｒ２／Ｒ２ＶH ＝Ｒ１＋Ｒ２／Ｒ２（ＶG−ＶBE） …(2) 〔ただしR1は第１抵抗３１の抵抗値、R2は第
２抵抗３２の抵抗値〕 となる。従つて、第１トランジスタ２９のベース
電圧の上昇により、そのエミツタ電圧すなわち、
点Ｈの電圧は第６図Ｈの如く上昇していき、第２
トランジスタ３０のコレクタ電圧すなわち、点Ｉ
の電圧は第６図Ｉの如く上昇していく。
されていない状態においては、バイアスコンデン
サ２８、負帰還コンデンサ３５、及び出力コンデ
ンサ２６は、放電状態にある。いま、時刻t0で電
源スイツチ３４を投入すると、バイアスコンデン
サ２８は第１バイアス抵抗３６とバイアスコンデ
ンサ２８とで決められる時定数に従つて充電さ
れ、点Ｇの電圧は第１バイアス抵抗３６と第２バ
イアス抵抗３７とによつて決められる値に向つて
上昇する。前記点Ｇの電圧の上昇につれ、第１ト
ランジスタ２９のコレクタ電流が増し、第２トラ
ンジスタ３０のコレクタ電流も増加する。しかし
て、第１トランジスタ２９のベース電圧をＶGと
すれば、エミツタ電圧ＶHは ＶH＝ＶG−ＶBE …(1) （ただしＶBEは第１トランジスタ２９のベー
ス・エミツタ間電圧） となり、第２トランジスタ３０のコレクタ電圧Ｖ
Iは、 ＶI＝Ｒ１＋Ｒ２／Ｒ２ＶH ＝Ｒ１＋Ｒ２／Ｒ２（ＶG−ＶBE） …(2) 〔ただしR1は第１抵抗３１の抵抗値、R2は第
２抵抗３２の抵抗値〕 となる。従つて、第１トランジスタ２９のベース
電圧の上昇により、そのエミツタ電圧すなわち、
点Ｈの電圧は第６図Ｈの如く上昇していき、第２
トランジスタ３０のコレクタ電圧すなわち、点Ｉ
の電圧は第６図Ｉの如く上昇していく。
電源投入直後においては、点Ｉの電圧がほとん
ど零であるから、第３トランジスタ３３は十分に
順バイアスされ、抵抗３８を介して流入する電流
は前記第３トランジスタ３３のエミツタ・コレク
タ路を介して側路される。その為、負帰還コンデ
ンサ３５及び出力コンデンサ２６は充電されず、
増幅器の出力点Ｊの電圧は略零となつている。時
間の経過につれて、第１トランジスタ２９のベー
ス電圧、すなわち点Ｇの電圧が上昇すると、それ
に応じて点Ｈ及び点Ｉの電圧も上昇し、第３トラ
ンジスタ３３のベース電圧がエミツタ電圧に近ず
いていく。その為、前記第３トランジスタ３３の
エミツタ電流が徐々に減少し、抵抗３８を介して
流入する電流の残り分は、正側ドライバトランジ
スタ２１及びパワートランジスタ２３を介して負
帰還コンデンサ３５及び出力コンデンサ２６を充
電する為に用いられる。そして、前記第３トラン
ジスタ３３のエミツタ電流の減少に従つて前記残
り分は増加するから、結局出力点Ｊの電圧は、第
６図Ｊの如く、点Ｉの電圧に従つて徐々に上昇し
ていく。
ど零であるから、第３トランジスタ３３は十分に
順バイアスされ、抵抗３８を介して流入する電流
は前記第３トランジスタ３３のエミツタ・コレク
タ路を介して側路される。その為、負帰還コンデ
ンサ３５及び出力コンデンサ２６は充電されず、
増幅器の出力点Ｊの電圧は略零となつている。時
間の経過につれて、第１トランジスタ２９のベー
ス電圧、すなわち点Ｇの電圧が上昇すると、それ
に応じて点Ｈ及び点Ｉの電圧も上昇し、第３トラ
ンジスタ３３のベース電圧がエミツタ電圧に近ず
いていく。その為、前記第３トランジスタ３３の
エミツタ電流が徐々に減少し、抵抗３８を介して
流入する電流の残り分は、正側ドライバトランジ
スタ２１及びパワートランジスタ２３を介して負
帰還コンデンサ３５及び出力コンデンサ２６を充
電する為に用いられる。そして、前記第３トラン
ジスタ３３のエミツタ電流の減少に従つて前記残
り分は増加するから、結局出力点Ｊの電圧は、第
６図Ｊの如く、点Ｉの電圧に従つて徐々に上昇し
ていく。
十分なる時間が経過し、バイアスコンデンサ２
８の充電が完了すると、第１トランジスタ２９の
ベース電圧（点Ｇの電圧）は、第１及び第２バイ
アス抵抗３６及び３７の値で決まる所定値に達
し、それに応じて点Ｈ及び点Ｉの電圧も所定値に
達する。例えば、第１及び第２バイアス抵抗３６
及び３７の値を等しくし、第１及び第２抵抗３１
及び３２の値を等しく設定すれば、点Ｇの電圧は
1/2ＶCC（ただしＶCCは電源電圧）となり、点Ｈ
の電圧は、第(1)式から〔1/2ＶCC−ＶBE〕とな
り、点Ｉの電圧は、第(2)式から〔ＶCC−2VBE〕
となる。そして、点Ｉの電圧が所定値に達した時
は、最早第３トランジスタ３３は逆バイアス状態
となり、点Ｊの電圧は、1/2ＶCCとなつて定常状
態となつている。
８の充電が完了すると、第１トランジスタ２９の
ベース電圧（点Ｇの電圧）は、第１及び第２バイ
アス抵抗３６及び３７の値で決まる所定値に達
し、それに応じて点Ｈ及び点Ｉの電圧も所定値に
達する。例えば、第１及び第２バイアス抵抗３６
及び３７の値を等しくし、第１及び第２抵抗３１
及び３２の値を等しく設定すれば、点Ｇの電圧は
1/2ＶCC（ただしＶCCは電源電圧）となり、点Ｈ
の電圧は、第(1)式から〔1/2ＶCC−ＶBE〕とな
り、点Ｉの電圧は、第(2)式から〔ＶCC−2VBE〕
となる。そして、点Ｉの電圧が所定値に達した時
は、最早第３トランジスタ３３は逆バイアス状態
となり、点Ｊの電圧は、1/2ＶCCとなつて定常状
態となつている。
定常状態における増幅器の増幅動作は、通常の
増幅器と何ら変わらないので省略する。又、シヨ
ツク音防止回路は、第３トランジスタ３３のベー
ス電圧（点Ｉの電圧）が〔ＶCC−2VBE〕に固定
されているから、前記第３トランジスタ３３のエ
ミツタ電圧が〔ＶCC−ＶBE〕以上にならない限り
増幅器に対して何ら影響しない。ちなみに、無信
号状態においては、増幅器の出力中点Ｊの電圧が
1/2ＶCCであるから、前記第３トランジスタ３３
のエミツタ電圧は〔1/2ＶCC＋2VBE〕となり、従
つて相当大なる入力信号が印加されても、第３ト
ランジスタ３３が順バイアスされることはない。
増幅器と何ら変わらないので省略する。又、シヨ
ツク音防止回路は、第３トランジスタ３３のベー
ス電圧（点Ｉの電圧）が〔ＶCC−2VBE〕に固定
されているから、前記第３トランジスタ３３のエ
ミツタ電圧が〔ＶCC−ＶBE〕以上にならない限り
増幅器に対して何ら影響しない。ちなみに、無信
号状態においては、増幅器の出力中点Ｊの電圧が
1/2ＶCCであるから、前記第３トランジスタ３３
のエミツタ電圧は〔1/2ＶCC＋2VBE〕となり、従
つて相当大なる入力信号が印加されても、第３ト
ランジスタ３３が順バイアスされることはない。
第５の図実施例においては、第１トランジスタ
２９のコレクタに得られる電圧は、第２トランジ
スタ３０のベースに作用して前記第１トランジス
タ２９のコレクタからエミツタへの帰還回路を構
成している。その為、点Ｉは、点Ｈと等しいハム
除去機能を有する。従つて、電源投入から定常状
態に達する迄のハムは確実に除去される。
２９のコレクタに得られる電圧は、第２トランジ
スタ３０のベースに作用して前記第１トランジス
タ２９のコレクタからエミツタへの帰還回路を構
成している。その為、点Ｉは、点Ｈと等しいハム
除去機能を有する。従つて、電源投入から定常状
態に達する迄のハムは確実に除去される。
以上述べた如く、本発明に係るシヨツク音防止
回路は、増幅器のバイアス回路の徐々に増加する
電圧を利用し、該電圧を数倍に昇圧することによ
り制御トランジスタを駆動しているから、格別に
徐々に増加する電圧を得る為の回路を必要としな
いという利点を有する。そして、特に別途にコン
デンサを設ける必要が無く、しかも制御トランジ
スタを駆動する為の電圧が抵抗比によつてのみ設
定出来るので、IC化した時に大きな利点が得ら
れる。又、電源投入後直ちに帰還コンデンサ及び
出力コンデンサの充電が開始されるので、スター
テイングタイムが短くて済むという利点が得られ
る。更に、定常状態においては、制御トランジス
タが十分逆バイアスされるので、大信号による誤
動作を略確実に防止出来、リツプルフイルタを用
いる事無くハムリジエクシヨンの良好な回路が得
られる等、多くの利点を有する優れたものであ
る。
回路は、増幅器のバイアス回路の徐々に増加する
電圧を利用し、該電圧を数倍に昇圧することによ
り制御トランジスタを駆動しているから、格別に
徐々に増加する電圧を得る為の回路を必要としな
いという利点を有する。そして、特に別途にコン
デンサを設ける必要が無く、しかも制御トランジ
スタを駆動する為の電圧が抵抗比によつてのみ設
定出来るので、IC化した時に大きな利点が得ら
れる。又、電源投入後直ちに帰還コンデンサ及び
出力コンデンサの充電が開始されるので、スター
テイングタイムが短くて済むという利点が得られ
る。更に、定常状態においては、制御トランジス
タが十分逆バイアスされるので、大信号による誤
動作を略確実に防止出来、リツプルフイルタを用
いる事無くハムリジエクシヨンの良好な回路が得
られる等、多くの利点を有する優れたものであ
る。
第１図及び第３図は従来のシヨツク音防止回路
を示す回路図、第２図及び第４図はその各部の電
圧変化を示す特性図、第５図は本発明の一実施例
を示す回路図、第６図はその各部の電圧変化を示
す特性図である。 主な図番の説明、１９……SEPP増幅回路、２
７……シヨツク音防止回路、２９，３０，３３…
…トランジスタ、３１，３２，３６，３７……抵
抗。
を示す回路図、第２図及び第４図はその各部の電
圧変化を示す特性図、第５図は本発明の一実施例
を示す回路図、第６図はその各部の電圧変化を示
す特性図である。 主な図番の説明、１９……SEPP増幅回路、２
７……シヨツク音防止回路、２９，３０，３３…
…トランジスタ、３１，３２，３６，３７……抵
抗。
Claims (1)
- １ 電源投入時に増幅器の不平衡状態に起因して
発生するシヨツク音を防止する為の回路であつ
て、電源を投入したとき電圧が安定状態に向かつ
て徐々に上昇する増幅器中の一点の電圧を検出す
る検出回路と、該検出回路の出力電圧を所定倍に
昇圧する為の回路と、エミツタが増幅器を構成す
る増幅トランジスタのベースに接続され、ベース
に印加される前記昇圧する為の回路の出力電圧に
応じて導通度が変化する制御トランジスタとから
成り、電源投入後時間の経過に従つて前記制御ト
ランジスタのエミツタ電圧を上昇させ、前記増幅
トランジスタの導通度を増すことにより増幅器の
出力点の電圧を上昇させるとともに、電源投入か
ら所定の時間が経過したとき前記昇圧する為の回
路の出力電圧を所定値とし、前記制御トランジス
タを逆バイアス状態にすることを特徴とするシヨ
ツク音防止回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13804479A JPS5661808A (en) | 1979-10-24 | 1979-10-24 | Shock noise preventing circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13804479A JPS5661808A (en) | 1979-10-24 | 1979-10-24 | Shock noise preventing circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5661808A JPS5661808A (en) | 1981-05-27 |
| JPS6126845B2 true JPS6126845B2 (ja) | 1986-06-23 |
Family
ID=15212691
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13804479A Granted JPS5661808A (en) | 1979-10-24 | 1979-10-24 | Shock noise preventing circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5661808A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03108735U (ja) * | 1990-02-23 | 1991-11-08 | ||
| JPH041947U (ja) * | 1990-04-19 | 1992-01-09 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58158004A (ja) * | 1982-03-16 | 1983-09-20 | Matsushita Electric Ind Co Ltd | 録音増幅回路 |
| DE4329638C2 (de) * | 1993-09-02 | 1996-10-24 | Telefunken Microelectron | Lauthöreinrichtung |
| WO2002015388A2 (en) * | 2000-08-11 | 2002-02-21 | Maxim Integrated Products, Inc. | Amplifier circuits and methods to provide smooth transition of amplifier outputs during powering sequences |
-
1979
- 1979-10-24 JP JP13804479A patent/JPS5661808A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03108735U (ja) * | 1990-02-23 | 1991-11-08 | ||
| JPH041947U (ja) * | 1990-04-19 | 1992-01-09 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5661808A (en) | 1981-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5642076A (en) | No turn-on pop noise amplifier | |
| US5307025A (en) | Audio power amplifier with noise prevention at turn-on and turn-off | |
| US5682121A (en) | No turn-on pop noise amplifier | |
| US4015215A (en) | Push-pull power amplifier circuit | |
| JPS6126845B2 (ja) | ||
| US3935513A (en) | Protective circuit for transistor amplifier | |
| JPS5979613A (ja) | 音声増幅用パワ−アンプ | |
| JPH0486109A (ja) | ミューティング方式 | |
| US4462000A (en) | Amplifier comprising means for eliminating direct voltage transients on the amplifier output | |
| JPH0145150Y2 (ja) | ||
| JPS5815969B2 (ja) | Ｆｅｔ ゾウフクキ ノ ラツシユデンリユウボウシカイロ | |
| JPH0620167B2 (ja) | スプリアス信号低減化回路 | |
| JPH0352023Y2 (ja) | ||
| JPH02137506A (ja) | ショック音防止回路 | |
| JP2557628B2 (ja) | リツプルフイルタ | |
| JPS625538B2 (ja) | ||
| JP2793071B2 (ja) | ポップ音防止回路 | |
| JPS643363B2 (ja) | ||
| JPS6352482B2 (ja) | ||
| JPH0352024Y2 (ja) | ||
| JPH0513047Y2 (ja) | ||
| JP3258383B2 (ja) | 増幅回路 | |
| JP3338274B2 (ja) | 電力増幅回路 | |
| JPH0458201B2 (ja) | ||
| JPS5937604B2 (ja) | ショック音防止回路 |