JPS61265843A - Support incorporating decoupling member for high-speed structural part, especially microwave frequency structural part - Google Patents
Support incorporating decoupling member for high-speed structural part, especially microwave frequency structural partInfo
- Publication number
- JPS61265843A JPS61265843A JP10806485A JP10806485A JPS61265843A JP S61265843 A JPS61265843 A JP S61265843A JP 10806485 A JP10806485 A JP 10806485A JP 10806485 A JP10806485 A JP 10806485A JP S61265843 A JPS61265843 A JP S61265843A
- Authority
- JP
- Japan
- Prior art keywords
- support
- metallization
- ceramic
- dielectric constant
- stack
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Inorganic Insulating Materials (AREA)
- Non-Reversible Transmitting Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】 本発明は、高速構成部分用支持物に関する。[Detailed description of the invention] The present invention relates to supports for high speed components.
本発明は、すべての高速装置、特にマイクロ波周波数構
成部分、およびバイポーラまたは電界効果トランジスタ
、最も詳細にはヒ化ガリウムの基板上に作られたものに
応用可能である。それらの高い使用周波数のため、この
ような構成部分は、それらの電極の若干〔例えば、電界
効果トランジスタ(FIeT)のソース(1以上)〕に
対して非常に完全な減結合を必要とする。前記のことは
、キャパシタンスが過変に長い接続のための誘導効果(
装置にその高速上の利点を失わせるであろう)を回避す
るために減結合を必要とする前記電極にできるだけ近く
設けられることを必要とする。The invention is applicable to all high speed devices, especially microwave frequency components, and bipolar or field effect transistors, most particularly those made on gallium arsenide substrates. Due to their high operating frequencies, such components require very complete decoupling to some of their electrodes, for example the source(s) of a field effect transistor (FIeT). The foregoing shows that the capacitance changes due to inductive effects (
The device needs to be placed as close as possible to the electrodes requiring decoupling to avoid this (which would cause the device to lose its high speed advantage).
しかしながら、マイクロ波周波数において、構成部分の
各種の電極間(例えば、ドレーンとゲートとの間または
FITの2つのノース間)の容量結合を回避するために
、利得は、このようなスプリアスキャパシタンスが2,
3ビユフアランドの値に達するや否や非常に迅速に落ち
ることも必要である。However, at microwave frequencies, in order to avoid capacitive coupling between the various electrodes of the component (e.g. between drain and gate or between the two norths of a FIT), the gain is reduced such that such spurious capacitances are ,
It is also necessary that it fall very quickly as soon as the value of 3 bifurands is reached.
実際上、使用される支持物は、電極間のスプリアスまた
は漂遊キャパシタンスが高周波数動作限界を設定する高
い比誘電率支持物であるか、されなければ低い比誘電率
支持物が使用される。これらの低い比誘電率を支持物は
、適尚な減結合を与えないのでコンデンサ構成部分をそ
れに付加することを必要とし、それによって余分の接続
を必要とし、このように製作を複雑にしかつ誘導効果を
生ずる危険を生ずる。In practice, the supports used are either high dielectric constant supports where spurious or stray capacitances between the electrodes set high frequency operation limits, or else low dielectric constant supports are used. These low dielectric constant supports do not provide adequate decoupling and require capacitor components to be added to them, thereby requiring extra connections, thus complicating fabrication and reducing induction. creating a risk of causing an effect.
本発明の好ましい具体例は、構成部分の電極間容量結合
を回避しながら構成部分の電極の若干に対して優秀な減
結合も与える支持面を提供することによって、これらの
欠点を回避する。この支持物は、セラミックシートの積
重ね(各々は高い比誘電率を有する)の焼結ブロックに
よって構成される型を有する。前記支持体は、接続を構
成部分の端子に形成する表面メタライゼーション(ms
−talllzation )を受容するのに好適で
おる。Preferred embodiments of the present invention avoid these drawbacks by providing a support surface that also provides excellent decoupling to some of the component's electrodes while avoiding capacitive coupling between the component's electrodes. This support has a mold constituted by a sintered block of stacks of ceramic sheets, each having a high dielectric constant. The support has a surface metallization (ms) forming connections to the terminals of the component.
-tallzation).
本発明によれば、支持物は、支持物の表面で現われ、か
つ支持された構成部分の領域にわたって実質上延出する
中央帯(前記中央帯は低い誘電率を有する材料から形成
される)を包含する。前記中央帯の外側、前記中央帯の
回り、かつ浅い深さで支持物の表面下に、積重ねのシー
トの1つから由来しかつ接地接続に接続された導電パタ
ーンによって形成される内部メタライゼーションがう抄
、この内部メタライゼーシヨンおよび表面メタライゼー
ションの1つは、互いに対向する表面を有していて、前
記表面メタライゼーションに接続される構成部分の端子
用の減結合コンデンサを構成する。According to the invention, the support has a central band (said central band is made of a material with a low dielectric constant) which appears at the surface of the support and extends substantially over the area of the supported component. include. Outside said central band, around said central band and at a shallow depth below the surface of the support, there is an internal metallization formed by a conductive pattern originating from one of the sheets of the stack and connected to a ground connection. The blank, this internal metallization and one of the surface metallizations have surfaces facing each other and constitute decoupling capacitors for the terminals of the components connected to said surface metallization.
当然、本発明は、表面メタライゼーションが既に設けら
れている支持物、即ち構成部分を受容する準備のできた
支持物、およびその表面メタライゼーションをまだ受容
していない支持物の両方に関する。表面メタライゼーシ
ョンが支持物それ自体の製作時に付着される必要がない
ことは、以下のことかられかるであろう。このように、
若干の場合には、ユーザーは、好むならば、自分で表面
メタライゼーションを付着し、それによって所定の応用
に好適な所望の形状および配置を与えることができる。Naturally, the invention relates both to supports already provided with a surface metallization, ie ready to receive components, and to supports that have not yet received their surface metallization. It will be seen from the following that the surface metallization need not be applied during the fabrication of the support itself. in this way,
In some cases, the user can apply the surface metallization himself if he prefers, thereby providing the desired shape and configuration suitable for a given application.
第一具体例においては、低い比誘電率材料は、とトロセ
ラミック(vitroaeramic )、即ち誘電材
料を含浸した低融点結晶化ガラスである。ビトロセラミ
ックは、機械的および熱的応力下で誘電セラミックと相
客するように選択される。In a first embodiment, the low dielectric constant material is a vitroaeramic, ie, a low melting point crystallized glass impregnated with a dielectric material. The vitroceramic is selected to be compatible with the dielectric ceramic under mechanical and thermal stress.
第二具体例においては、低い比誘電率材料は、マグネシ
アチタネートをペースとするセラミックである。このセ
:)ξツクは、高い比誘電率誘電体の焼結性に近い焼結
性を有し、かつ焼結後も熱的シよび機械的応力下で相容
性である。In a second embodiment, the low dielectric constant material is a magnesia titanate based ceramic. This cell has a sinterability close to that of a high relative permittivity dielectric, and is compatible under thermal stress and mechanical stress even after sintering.
更に、そして有利には、高い比誘電率セラミックは、例
えばプラセオジムおよびネオジムの酸化物類を添加した
チタン酸バリウムをベースとするセラミックである。Furthermore, and advantageously, the high dielectric constant ceramic is, for example, a ceramic based on barium titanate doped with praseodymium and neodymium oxides.
本発明は、このような支持体の製造法にも関する。本法
は、
原料セラミックのシートを積重ね(シートの少なくとも
1つは、その上に導電パターンを有し、そして少なくと
も積重ねの最後のシートは、誘電体を形成するのに好適
な厚さのデッドセラミック(dealiceramic
)のシートである)1、積重ねを圧縮しかつ乾燥し、
盲穴であるか積重ねを通して直角に通ることができる穴
を、くぼみを形成するような方法で中央帯の位置におい
て形成し、
セラミックを第一時間焼成し、
くぼみに低い比誘電率の材料(ガラスまたはセラミック
)を充填し、
充填材を焼成し、
調整しく rectification ) 。The invention also relates to a method for manufacturing such a support. The method involves stacking sheets of raw ceramic, at least one of the sheets having a conductive pattern thereon, and at least the last sheet of the stack being a dead ceramic of a suitable thickness to form a dielectric. (dealiceramic
) 1. Compact and dry the stack, make a hole, which is a blind hole or can pass through the stack at right angles, in the central band position in such a way as to form a depression, and press the ceramic. Fire for a first hour, fill the recess with a low dielectric constant material (glass or ceramic), fire the filler, and adjust the rectification).
研摩し、そして 単位部材に切断する ことからなる。Polish and Cut into unit parts It consists of things.
有利には、第一焼成工程は、第二焼成工程時に単一の共
焼成工程によって代替されて、セラミックおよび充填材
の両方を焼成する。この変形例は、低い比誘電率材料が
セラミックであるときに特に有利である。Advantageously, the first firing step is replaced by a single co-firing step during the second firing step to fire both the ceramic and the filler. This variant is particularly advantageous when the low dielectric constant material is a ceramic.
本発明の他の特徴および利点は、添付図面を参照して与
えられる以下の具体的説明を読む際に明らかとなるであ
ろう。Other features and advantages of the invention will become apparent upon reading the following detailed description given with reference to the accompanying drawings.
第1図は、通常型の基板10の表面上に配置された接続
21〜ツを示す平面図である。それへの接続用構成部分
は、鎖線で示される。FIG. 1 is a plan view showing connections 21-2 disposed on the surface of a conventional substrate 10. Components for connection thereto are shown in dashed lines.
ここに、そして後の記載において、例として使用される
構成部分は、電界効果トランジスタであるが、この例は
限定するものとは解釈されるべきではない。2つの電極
21およびρは、このようにトランジスタのソースへの
接続用電極でアリ、一方電極羽および24Fi、それぞ
れゲートおよびドレーンへの接続用電極である。Here and in the following description, the components used as examples are field effect transistors, but this example should not be construed as limiting. The two electrodes 21 and ρ are thus electrodes for connection to the source of the transistor, one electrode wing and 24Fi are electrodes for connection to the gate and drain, respectively.
支持物10が高い比誘電率を有するセラミックから作ら
れるならば、そして内部電極が大地(図示せず)に接続
された支持物の内側に設けられるならば、動作周波数に
応じて約10 pF〜60 pF のキャパシタンスを
有するような方法で内部電極を適当にメッキすることに
よって、両ソース、即ち2つの電極21および乙に対し
て良好な減結合を与えることが可能である。If the support 10 is made of a ceramic with a high dielectric constant, and if the internal electrodes are provided inside the support connected to earth (not shown), then depending on the operating frequency from about 10 pF to By suitably plating the internal electrodes in such a way that they have a capacitance of 60 pF, it is possible to provide good decoupling for both sources, ie the two electrodes 21 and B.
対照的に、各種の電極間に漂遊キャパシタンス(40で
示される)の出現を回避することが不可能である。この
漂遊キャパシタンスは、使用された材料の高い比誘電率
に固有であり、そして一旦その値が2.3pF を超え
ると、支持物上に装着したときに構成部分の性能を大幅
に低下する。In contrast, it is impossible to avoid the appearance of stray capacitances (indicated by 40) between the various electrodes. This stray capacitance is inherent to the high dielectric constant of the materials used and, once its value exceeds 2.3 pF, it significantly reduces the performance of the component when mounted on a support.
この欠点を軽減するために、本発明は、第2図および第
3図にそれぞれ断面図および平面図で示される支持物1
00を提案する。支持物は、高い比誘電率セラミックの
焼結ブロック120によって構成される。その中間には
、それに適用されるべきである構成部分によって占有さ
れる場所間と実質上同一の領域にわたって延出する現出
中央帯110がある。この中央帯は、低い比誘電率材料
から作られる。To alleviate this drawback, the present invention provides a support 1 shown in cross-section and plan view in FIGS. 2 and 3, respectively.
I suggest 00. The support is constituted by a sintered block 120 of high dielectric constant ceramic. In between is an exposed central band 110 extending over substantially the same area between the locations occupied by the components to which it is to be applied. This central band is made from a low dielectric constant material.
ここに、そして後の記載において、「低い比誘%率」な
る用語は、100未満の比誘電率を示すのに使用され、
そして「高い比誘電率」なる用語は、1000よりも大
きい比誘電率を示すのに使用される。Here and in the following description, the term "low dielectric constant" is used to indicate a dielectric constant of less than 100;
And the term "high dielectric constant" is used to indicate a dielectric constant greater than 1000.
表面電極21および22(トランジスタのソースに接続
された電極に対応)を減結合するために、電極131お
よび132が、高い比誘電率領域内で基板の表面以下の
浅い深さeで設けられる。これらの内部電極131およ
び132は、各ソースが減結合コンデンサに接続される
ように表面電極21および乙に対向して置かれる(第3
図かられかるように)。In order to decouple the surface electrodes 21 and 22 (corresponding to the electrodes connected to the source of the transistor), electrodes 131 and 132 are provided at a shallow depth e below the surface of the substrate in the high dielectric constant region. These internal electrodes 131 and 132 are placed opposite the surface electrodes 21 and B so that each source is connected to a decoupling capacitor (the third
(as shown in the figure).
電極131および132は、支持物に対して外側のメタ
ライゼーションの形態の1以上の接続141゜142に
よって大地にも接続される。Electrodes 131 and 132 are also connected to ground by one or more connections 141 142 in the form of metallization external to the support.
内部電極131および132は、例えば焼結ブロックの
積重ね内のシートの1つによって担持された導tパター
ンによって構成され得る。The internal electrodes 131 and 132 may be constituted by a conductive t-pattern carried by one of the sheets in a stack of sintered blocks, for example.
−具体例においては、支持物の寸法は次の通抄である;
高さh=1.2霞;中央帯の直径(1=Q、9■;中央
帯の深さp =0.4 wl;キャパシタンスを構成す
る誘電層の厚さe=5Qμm ;電極と中央帯との間の
ガード空間a=0.3−0内部電極131および132
の幅および長さは、所望の減結合キャパシタンスの関数
として選択される。表面電極21〜Uの大きさおよび形
状は、漂遊キャパシタンスおよび漂遊インダクタンスを
最小限にするように選択される。- In the specific example, the dimensions of the support are as follows;
Height h = 1.2 haze; Diameter of central band (1 = Q, 9■; Depth of central band p = 0.4 wl; Thickness of dielectric layer constituting capacitance e = 5Qμm; Electrode and central band Guard space a=0.3-0 between internal electrodes 131 and 132
The width and length of are selected as a function of the desired decoupling capacitance. The size and shape of surface electrodes 21-U are selected to minimize stray capacitance and inductance.
この性状の支持物は、詳細には0,3 X O,3tt
mのチップの形状であるマイクロ波構成部分に好適であ
る。The support with this property is specifically 0,3×O,3tt
It is suitable for microwave components in the form of m chips.
高い比誘電率セラミックは、好ましくは、プラセオジム
およびネオジムの酸化物類を添加したチタン酸バリウム
をペースとするセラミックとして選択される。The high dielectric constant ceramic is preferably selected as a barium titanate based ceramic doped with praseodymium and neodymium oxides.
l KH2で2700の比誘導率を有する以下の組成物
は、本件において特に好適である。The following composition having a specific inductivity of 2700 at l KH2 is particularly suitable in the present case.
0.897’rio2+ 0,875BaO+ 0.0
21 Nb2O5+0.017Pr02 + 0.01
20aO+ 0.006Nd203(モルで与えられた
割合)並びにアルミナおよびシリカ添加剤
好ましい具体例において使用される低い比誘電率材料は
、とトロセラミック、即ち低融点を有しかつ誘導材料を
含浸した結晶化ガラスである。本願で好適な材料は、例
えばホウケイ酸鉛40〜65重量%、酸化ビスマス5〜
25重量%、および酸化チタンまたは酸化カドミウム3
〜30!ii%からなる。0.897'rio2+ 0,875BaO+ 0.0
21 Nb2O5 + 0.017Pr02 + 0.01
20aO+ 0.006Nd203 (proportions given in moles) and alumina and silica additives The low dielectric constant materials used in the preferred embodiment are and troceramics, i.e. crystallized materials having a low melting point and impregnated with an inductive material. It's glass. Suitable materials in this application include, for example, 40 to 65% by weight of lead borosilicate, 5 to 65% by weight of bismuth oxide,
25% by weight, and titanium oxide or cadmium oxide 3
~30! Consisting of ii%.
コノヨうな材料は、高い比誘電率セラミックの融点およ
び膨張率に近い融点および膨張率を有し、それによって
高い比誘電率セラミックと完全に相容性であることを保
証する。Such materials have melting points and coefficients of expansion that are close to those of high dielectric constant ceramics, thereby ensuring complete compatibility with high dielectric constant ceramics.
防電の見地から、このようなどトロセラミックは、IK
Hz[おいて約2.4の比誘電率を有し、このようにし
て構成部分の各種の電極間の漂遊キャパシタンスの出現
を回避する。From the standpoint of electrical protection, such Toro ceramics are
It has a dielectric constant of approximately 2.4 at Hz [, thus avoiding the appearance of stray capacitances between the various electrodes of the component.
別の具体例においては、低い比誘′に率材料は、マグネ
シアチタネートをベースとするセラミックである。In another embodiment, the low dielectric constant material is a magnesia titanate based ceramic.
以下の組成物は、特に適当である。The following compositions are particularly suitable.
TiO2+ 0.83 MgO+〇、14 BaO+
0.16 ZnO+ 0−05Zr02 + 0.04
0ak(モルで与えられた割合)並びにシリカおよびア
ルミナの痕跡このセラミックは、1KHzにおいて6の
比誘電率を有する。追加的に、前記セラミックは、支持
物の残部用に使用された高い比誘電率セラミックと、焼
成@度および焼成時の収縮の見地から相容性である。TiO2+ 0.83 MgO+〇, 14 BaO+
0.16 ZnO+ 0-05Zr02 + 0.04
0ak (proportions given in moles) and traces of silica and alumina. This ceramic has a dielectric constant of 6 at 1 KHz. Additionally, the ceramic is compatible with the high dielectric constant ceramic used for the remainder of the support in terms of firing degree and shrinkage upon firing.
本発明に係る支持物の製造法が、今や記載される。A method of manufacturing a support according to the invention will now be described.
最初に、原料セラミックの単位シートの積重ね(各々は
原料時に厚さ約(資)μmを有する)を作る。First, a stack of unit sheets of raw ceramic, each having a thickness of about (μm) when raw, is made.
特に、第4図において200で示されるシートなどのD
枚のシートの初期積重ねを作抄、次いでシートに1減給
合キャパシタンスの内部プレートを構成するメタライゼ
ーション211を付加する(第5図のシート210参照
)。そして最後に、シート200ト同一のデッドセラミ
ックの1以上のシートを付加して、減結合キャパシタン
スの防電体を構成するのに好適な厚さを生ずる。第4図
および第5図において、傾線は、未来の中心帯の位置お
よび!(この線に沿って支持物は、切断されて個々の支
持物に割られるであろう)を示す。In particular, D of sheets such as 200 in FIG.
An initial stack of sheets is made and then metallization 211 is added to the sheets which constitutes an internal plate of one reduced combined capacitance (see sheet 210 in FIG. 5). And finally, one or more sheets of 200 identical dead ceramics are added to yield a thickness suitable for constructing a decoupling capacitance shield. In Figures 4 and 5, the slope line indicates the future center zone position and! (Along this line the support will be cut and split into individual supports).
第二工程において、原料セラミックシートの積重ねを常
法で圧、縮し、そして乾燥する。In the second step, the stack of raw ceramic sheets is compressed, compressed, and dried in a conventional manner.
この工程後、穴をその中に作る。穴は、個々の支持柳川
の中央帯の位置において、盲孔であるか、積重ねを通し
て直角に通ることができる穴であることができ、それに
よって各支持物においてくぼみを構成する。第6図中、
これらのくぼみは、300で示され、そして導体バター
/211は、今やセラミックの内側に埋められているの
で鎖線で示される。After this step, a hole is made in it. The holes can be blind holes or holes that can be passed through the stack at right angles, at the location of the central strip of the individual supports, thereby forming depressions in each support. In Figure 6,
These recesses are shown at 300 and the conductor butter/211 is shown in dashed lines as it is now buried inside the ceramic.
その後、セラミックの第一焼成操作を前記セラミンク組
成物に対して高温、例えば1267rで行う。Thereafter, a first ceramic firing operation is performed on the ceramic composition at a high temperature, for example 1267r.
その後の工程は、〈ぼみ300をガラス質セラミックま
たはさもなければセラミックで充填することからなる。The subsequent step consists of filling the recess 300 with vitreous ceramic or otherwise ceramic.
いずれの材料も、できるだけ低い比誘電率を有し、かつ
高い比誘電率セラミックの膨張率とつり合う膨張率を有
する。Both materials have as low a dielectric constant as possible and have a coefficient of expansion that is commensurate with that of the high dielectric constant ceramic.
次いで、充填材の第二焼成操作を低温(約7500)で
行う。A second firing operation of the filler is then carried out at a low temperature (approximately 7500 ℃).
次いで、ブロックを調整して完全に平面にし、かつ未来
の減結合コンデンサ内の誘!体の厚さθを調節する。こ
の工程の後、研摩操作を行う。The block is then adjusted to make it perfectly planar and to prevent the induction in future decoupling capacitors! Adjust body thickness θ. After this step, a polishing operation is performed.
最後に、単位支持物を例えばのこぎりにより切断するこ
とによって個々に分ける。Finally, the unit supports are separated into individual parts, for example by sawing.
次^で、例えばブロックの末端を導電性フェン中でぬら
すことによって、外部メタライゼーションを各々の個々
の支持物上に付着する。次いで、乾燥し、そして硬化す
る。Next, external metallization is deposited onto each individual support, for example by wetting the ends of the blocks in a conductive fen. It is then dried and cured.
低い比誘電率材料がセラミックである具体列に特に適当
である本法の有利な変形例においては、第−焼成工程は
、省略され、かつ前記第二焼成工程において単一の共焼
成工程によって代替される。In an advantageous variant of the method, which is particularly suitable for embodiments in which the low dielectric constant material is a ceramic, the first firing step is omitted and replaced by a single co-firing step in said second firing step. be done.
それ故、2種のセラミックは、共焼成を可能にするため
に同一の収縮および同一の焼成温度を有するように選択
される。Therefore, the two ceramics are selected to have the same shrinkage and the same firing temperature to enable co-firing.
更に、前記のように、焼成前に穴を穿孔することによっ
て、中央帯を構成するくぼみを作る。しかしながら、図
示以外の各種の形状のくぼみ(例えば、砂浸食のために
円錐台の形状のくぼみ)を生ずることができた他の技術
(例えば、サンドプラスチングま九はレーザードリリン
グ)が、使用できた。Additionally, as described above, the depressions forming the central band are created by drilling holes prior to firing. However, other techniques (e.g., sand blasting, laser drilling) that could produce depressions of various shapes other than those shown (e.g., frustum-shaped depressions due to sand erosion) could be used. Ta.
更に、構成部分の電極への接続用の表面接続メタライゼ
ーションが既に設けられた支持物を作ることが望ましい
ならば、これらの表面メタライゼーシヨンは、真空蒸発
または陰極スパッターを行い、適当なマスキング後に化
学エツチングを行うことによって集団的に作ることがで
きる。このことは、前記方法の研摩工程と切断工程との
間で行うことができる。Furthermore, if it is desired to make a support already provided with surface contact metallizations for the connection of the components to the electrodes, these surface metallizations can be carried out by vacuum evaporation or cathodic sputtering and with appropriate masking. It can be made collectively by later chemical etching. This can be done between the polishing and cutting steps of the method.
第7図〜第10図は、接地接続を構成する外部メタライ
ゼーションの変形具体例に関する。ブロックの側面1以
上を金属化する代わりに1構成部分の底面に透孔する穴
400を経て内部電極211に接続させることが有利で
ある。これらの穴は、構成部分を通して直角に通ること
ができ、または底面から穿孔された盲穴であることがで
きる。穴は、くぼみ300と同時に作られることができ
、その後金属化される。7-10 relate to alternative embodiments of the external metallization forming the ground connection. Instead of metallizing one or more of the side faces of the block, it is advantageous to connect it to the internal electrode 211 via a hole 400 through the bottom of one component. These holes can pass through the component at right angles or can be blind holes drilled from the bottom. The holes can be made at the same time as the recesses 300 and then metallized.
支持物は、第7図に示すように金属化またはメツキスル
ー穴を通して単位支持物に切断され得る。The supports can be cut into unit supports through metallization or plating through holes as shown in FIG.
このことは、第8図および第9図に示されるような支持
物を与える。この場合、その側面内の半円柱状切欠き4
10:Thよび420を経て接地接続が形成される。こ
れらの切欠きは、好ましくは、その後の接地接続を形成
するのく好適なオーバー2ツブ411または421を経
て支持物の下面にわたって継続するメタライゼーション
によって金属化される(第9図および第10図)。This provides support as shown in FIGS. 8 and 9. In this case, a semi-cylindrical notch 4 in its side surface
A ground connection is made via 10:Th and 420. These cutouts are preferably metallized by metallization continuing over the underside of the support via suitable over-two tabs 411 or 421 to form the subsequent ground connection (FIGS. 9 and 10). ).
変形例においては、穴は、盲穴であり(第11図)、そ
れによって表面電極21およびηが単位支持物の側部に
達することを可能にする。In a variant, the holes are blind holes (FIG. 11), thereby allowing the surface electrodes 21 and η to reach the sides of the unit support.
第1図は通常の支持物にお妙る構成部分への接続用電極
の配置を示す線平面図、第2図は本発明に係る支持物を
通しての第3図の■−■線での断面図、第3図は同−支
持物の第2図の■−■線での平面図、第4図〜第6図は
セラミックシートの積重ねの形成段階および積重ね内の
穴の形成段階を示す図、第7図は支持物がメツキスルー
穴の形状の接続ソケットを包含する第6図の変形例を示
す図、第8図および第9図はそれぞれ第7図の変形例に
対応する構成部分の上および下からみた斜視図、第10
図は第7図の変形例に対応する構成部分を通しての第2
図に類似の断面図、第11図は別の変形具体例の場合の
第10図に類似の図である。
21〜24・・・表面メタライゼーション、I・・・構
成部分、ioo・・・支持物、110・・・中央帯、1
31 、132・・・内部メタライゼーション、141
、142・・・接地接続、200 、210・・・セ
ラミックシート、211・・・導電パター7.300
、400−・・穴、410 、420−・・メツキスル
ー穴、 411 、421・・・オーバーラツプ。Fig. 1 is a line plan view showing the arrangement of connection electrodes to components on a normal support, and Fig. 2 is a cross section taken along the line ■-■ in Fig. 3 through the support according to the present invention. Figure 3 is a plan view taken along the line ■-■ of Figure 2 of the same support, Figures 4 to 6 are diagrams showing the stages of forming a stack of ceramic sheets and the stage of forming holes in the stack. , FIG. 7 shows a modification of FIG. 6 in which the support includes a connection socket in the form of a mated through hole, and FIGS. 8 and 9 each show a top view of a component corresponding to the modification of FIG. and perspective view from below, No. 10
The figure shows a second view through the component parts corresponding to the modification of FIG. 7.
FIG. 11 is a sectional view similar to FIG. 10 for another variant embodiment. 21-24...Surface metallization, I...Component part, ioo...Support, 110...Central band, 1
31, 132...internal metallization, 141
, 142... Ground connection, 200, 210... Ceramic sheet, 211... Conductive pattern 7.300
, 400--Hole, 410, 420--Metted through hole, 411, 421--Overlap.
Claims (1)
を構成する表面メタライゼーシヨン(21〜24)を受
容するのに好適な高い比誘電率セラミックシートの積重
ねによつて構成される焼結ブロックの形状の、高速構成
部分(30)、特にマイクロ波周波数構成部分用の支持
物(100)であつて、 支持物は、支持体の表面に現われ、かつ、支持された構
成部分(30)と実質上同一の領域にわたつて延出する
中央帯(110)を具備し、前記中央帯は低い比誘電率
を有する材料によつて形成され、 そして支持物は、中央帯の外側、かつ、それに周辺的に
、支持物の表面下に浅い深さ(e)で少なくとも1つの
メタライゼーシヨンの内層(131、132)を備え、
前記メタライゼーシヨンは積重ねのシートの1つによつ
て担持され、かつ、接地接続(141、142)に接続
された導電パターンによつて形成され、内部メタライゼ
ーシヨン(131、132)は表面メタライゼーシヨン
(21、22)の少なくとも一部分に対向して、支持物
によつて担持された構成部分の端子の少なくとも1つへ
の接続用減結合コンデンサを表面メタライゼーシヨンと
構成することを特徴とする、支持物。 2、接地接続が、ブロックの側面の1つの全高さにわた
つて連結され、かつ前記側面内に現われる一部分によつ
て導電パターンに電気的に接続されたメタライゼーシヨ
ン(141、142)によつて形成される、特許請求の
範囲第1項に記載の支持物。 3、接地接続が、メッキスルー穴(410、420)に
より、または盲穴であることができ、または支持物を通
して通ることができ、かつ導電パターンを通る穴の一部
分により形成される、特許請求の範囲第1項に記載の支
持物。 4、メタライゼーシヨン(410、420)が、延出さ
れて基板の底面をオーバーラップ(411、412)す
る、特許請求の範囲第3項に記載の支持物。 5、低い比誘電率材料が、ビトロセラミックである、特
許請求の範囲第1項に記載の支持物。 6、低い比誘電率材料が、マグネシアチタネートをベー
スとするセラミックである、特許請求の範囲第1項に記
載の支持物。 7、高い比誘電率セラミックが、チタン酸バリウムをベ
ースとするセラミックである、特許請求の範囲第1項に
記載の支持物。 8、支持物によつて支持された構成部分の端子への接続
を構成する表面メタライゼーシヨン(21〜24)を受
容するのに好適な高い比誘電率セラミックシートの積重
ねによつて構成される焼結ブロックの形状の、高速構成
部分(30)、特にマイクロ波周波数構成部分用の支持
物(100)であつて、 支持物は、支持体の表面に現われかつ支持された構成部
分(30)と実質的同一の領域にわたつて延出する中央
帯(110)を具備し、前記中央帯は低い比誘電率を有
する材料によつて形成され、そして支持物は、中央帯の
外側かつそれに周辺的に、支持物の表面下に浅い深さ(
e)で少なくとも1つのメタライゼーシヨンの内層(1
31、132)を備え、前記メタライゼーシヨンは積重
ねのシートの1つによつて担持されかつ接地接続(14
1、142)に接続された導電パターンによつて形成さ
れ、内部メタライゼーシヨン (131、132)は表面メタライゼーシヨン(21、
22)の少なくとも一部分に対向して、支持物によつて
担持された構成部分の端子の少なくとも1つへの接続用
減結合コンデンサを表面メタライゼーシヨンと構成する
支持物を製造するにあたり、 その上に導電パターン(211)を有する少なくとも1
つのシート(210)を包含する原料セラミックシート
(200、210)を積重ね(少なくとも積重ねの最後
のシートは、誘電体を構成するのに好適な厚さのデツド
セラミツクシートである)、 積重ねを圧縮しかつ乾燥し、 中央帯の位置において盲穴であるかま たは積重ねを通して通ることができる穴(300)を形
成して、くぼみを構成し、 セラミックを焼成する第一焼成操作を行い、くぼみを低
い比誘電率の材料(ガラスまたはセラミック)で充填し
、 充填材を焼成する第二焼成操作を行い、 調整し、 研摩し、そして 単位支持部材に切断する ことを特徴とする、支持物の製造法。 9、第一焼成工程が省略され、そして第二焼成工程が、
セラミックおよび充填材の両方を焼成する単一の共焼成
工程によつて代替される、特許請求の範囲第8項に記載
の方法。 10、方法が、研摩前に、接地接続を構成する穴(40
0)を形成する工程、並びに前記穴を金属化するセット
を包含する、特許請求の範囲第3項に記載の支持物を製
造するための特許請求の範囲第8項に記載の方法。 11、支持物が、金属化穴を通して単位支持部材に切断
される、特許請求の範囲第10項に記載の方法。Claims: 1. A high dielectric constant ceramic sheet suitable for receiving surface metallizations (21-24) constituting the connection to the terminals of the component supported by the support. A support (100) for a high-speed component (30), in particular a microwave frequency component, in the form of a sintered block constituted by a stack, the support appearing on the surface of the support and , a central band (110) extending over substantially the same area as the supported component (30), said central band being formed of a material having a low dielectric constant; and a support. is provided with at least one inner layer (131, 132) of metallization outside and peripherally to the central zone at a shallow depth (e) below the surface of the support;
Said metallization is carried by one of the sheets of the stack and is formed by a conductive pattern connected to a ground connection (141, 142), the internal metallization (131, 132) being Opposing at least a portion of the surface metallization (21, 22), a decoupling capacitor for connection to at least one of the terminals of the component carried by the support is configured with the surface metallization. A support, characterized by: 2. The ground connection is by means of a metallization (141, 142) connected over the entire height of one of the side faces of the block and electrically connected to the conductive pattern by a portion appearing in said side face. A support according to claim 1, which is formed by: 3. The ground connection is formed by a plated through hole (410, 420) or can be a blind hole or can be passed through the support and is formed by a portion of the hole through the conductive pattern. A support according to scope 1. 4. Support according to claim 3, wherein the metallization (410, 420) extends to overlap (411, 412) the bottom surface of the substrate. 5. The support according to claim 1, wherein the low dielectric constant material is a vitroceramic. 6. Support according to claim 1, wherein the low dielectric constant material is a ceramic based on magnesia titanate. 7. The support according to claim 1, wherein the high dielectric constant ceramic is a ceramic based on barium titanate. 8. constituted by a stack of high dielectric constant ceramic sheets suitable for receiving surface metallizations (21-24) constituting the connection to the terminals of the component supported by the support; A support (100) for a high-speed component (30), in particular a microwave frequency component, in the form of a sintered block, the support appearing on the surface of the support and supporting the supported component (30). ), the central band is formed of a material having a low dielectric constant, and the support is outside of and to the central band. Peripherally, a shallow depth below the surface of the support (
e) at least one metallization inner layer (1
31, 132), said metallization being carried by one of the sheets of the stack and having a ground connection (14).
1, 142) and the internal metallization (131, 132) is formed by a conductive pattern connected to the surface metallization (21, 142).
22), with a surface metallization comprising a decoupling capacitor for connection to at least one of the terminals of a component carried by the support, at least one having a conductive pattern (211) thereon;
stacking raw ceramic sheets (200, 210) containing three sheets (210) (at least the last sheet of the stack is a dead ceramic sheet of suitable thickness to constitute a dielectric) and compressing the stack; and drying, forming a hole (300) which is a blind hole or can be passed through the stack at the location of the central band to constitute the recess, and performing a first firing operation to fire the ceramic, forming the recess into a low A method for manufacturing a support, characterized in that it is filled with a dielectric constant material (glass or ceramic), a second firing operation is performed in which the filler is fired, conditioning, polishing and cutting into unit support members. . 9. The first firing step is omitted, and the second firing step is
9. A method as claimed in claim 8, substituted by a single co-firing step in which both the ceramic and the filler are fired. 10. The method is to remove holes (40
9. A method as claimed in claim 8 for manufacturing a support as claimed in claim 3, comprising the step of forming 0) and metallizing said holes. 11. The method of claim 10, wherein the support is cut into unit support members through metallized holes.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10806485A JPS61265843A (en) | 1985-05-20 | 1985-05-20 | Support incorporating decoupling member for high-speed structural part, especially microwave frequency structural part |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10806485A JPS61265843A (en) | 1985-05-20 | 1985-05-20 | Support incorporating decoupling member for high-speed structural part, especially microwave frequency structural part |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61265843A true JPS61265843A (en) | 1986-11-25 |
Family
ID=14474973
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10806485A Pending JPS61265843A (en) | 1985-05-20 | 1985-05-20 | Support incorporating decoupling member for high-speed structural part, especially microwave frequency structural part |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61265843A (en) |
-
1985
- 1985-05-20 JP JP10806485A patent/JPS61265843A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4630171A (en) | Support for a high-speed component, in particular a microwave frequency component, the support including incorporated decoupling members | |
US5896650A (en) | Method of making ceramic multilayer | |
US20020061629A1 (en) | Method of manufacturing multilayered ceramic substrate and green ceramic laminate | |
CA1331279C (en) | Magnesium titanate ceramic and dual dielectric substrate using same | |
US6865090B2 (en) | Outer coating substrate for electronic component and piezoelectric resonant component | |
JP2000281436A (en) | Dielectric ceramic composition and ceramic multilayer substrate | |
CA2484794A1 (en) | Glass material for use at high frequencies | |
WO1990004850A1 (en) | Dielectric rf devices suited for use with superconductors | |
JPH053134A (en) | Method for manufacturing external electrode of multilayer ceramic capacitor | |
JPH10308584A (en) | Ceramic multilayered board and its manufacture | |
JPS61265843A (en) | Support incorporating decoupling member for high-speed structural part, especially microwave frequency structural part | |
US6642167B1 (en) | Dielectric ceramic composition, monolithic ceramic substrate, ceramic electronic component, and monolithic ceramic electronic component | |
JPH09260192A (en) | Multilayer capacitor | |
JPH05109923A (en) | Composite multilayer circuit board | |
JPH0420245B2 (en) | ||
JPH11340634A (en) | Laminated body and method for manufacturing the same | |
JP4623851B2 (en) | Multilayer wiring board | |
JP2003046241A (en) | Circuit board | |
JPH07249710A (en) | Ceramic board for thin film circuit and its production | |
JPS60160698A (en) | Multilayer ceramic board | |
JP2003101229A (en) | Ceramic multilayer wiring board and its manufacturing method | |
JPS59914A (en) | Method of producing laminated circuit part | |
JPS58225628A (en) | Method of producing laminated circuit part | |
JP2004063812A (en) | Manufacturing method of multilayer wiring board | |
JPS59915A (en) | Method of producing laminated circuit part |