JPS61251943A - デ−タ処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は数値演算プロセッサを持ったデータ処理装置の
処理能力の改善に関する。

（従来の技術） 数値演算プロセッサを持ったＣＰＵシステムにおいて、
その数値演算プロセッサは一般にＣＰＵから見て一つの
入出力装ｆｆｉ’　（’　ｆ　／○デバイス）として扱
われ、演算を施すためのデータをこのプロセッサに送り
込んで演算起動をかけ、演算処理の完了を格ってデータ
を戻すのが普通である。

（発明が解決しようとする問題点） しかしながら、このような従来のＣＰＵシステムでは、
演算プロセッサでの演算が完了しないとデータの入出力
ができず、更に演算結果を他の装置、例えばディスクに
格納する場合には一度ＣＰＵメモリにデータをＤＭＡ　
（直接メモリアクセス）転送し、その後更にディスクに
ＤＭＡ転送をすることによってデータ格納を行っており
、このためデータ転送のための時間がかさむという問題
があった。

本発明の目的は、このような問題点を解消しようとづる
もので、数値演算プロセッサの演算中においてもメモリ
へのデータ入出力が可能な処理能力を有するデータ処理
装置を提供することにある。

〈問題点を解決づるための手段） このような目的を達成するために本発明では、ホスト・
プロセッサと、データ・メモリを有する数値演算プロセ
ッサと、データ・メモリをホスト・プロセッサと数値演
算プロセッサとで共有化するための制御を行うデータ・
メモリ制御手段を具備し、数値演算プロセッサの演算中
においてもホスト・プロセッサからデータ・メモリへの
データの入出力ができるようにしている。

〈実施例） 以下、図面を参照し本発明の実施例を詳細に説明する。

第１図は本発明に係るデータ処理装置の一実施例を示す
構成図である。図において、１はホスト・プロセッサ（
以下ＣＰＵと略す）で、ＣＰＵバス２を介して数値演算
プロセッサ３とアドレス。

データ、コントロール信号の授受が可能に構成されてい
る。数値演算プロセッサ３は、データ・メモリ４．デー
タ・メモリ制御手段５．数値演算処理ユニット６より構
成されている。

データ・メモリ制御手段５は、データ・メモリ４をＣＰ
Ｕ１或いは数値演算処理ユニットに接続するためのイン
ターフェイス回路５１とこのインターフェイス回路を制
御覆るインターフェイス制御回路５２より成る。

インターフェイス回路５１は一種の切換スイッチでイン
ターフェイス制御回路５２の制御によりダイナミックに
制御される。即ち、メモリアクセス要求があったとぎは
直ちに切換えが行われ、又ＣＰＵ１と数値演算処理ユニ
ット６からの要求が重なったときはインターフェイス制
御回路５２によって予め設定された優先順位に従って選
択切換えが行われる。実施例においてはｃｐｕｉの要求
の優先順位を高くしている。

このような構成における動作を次に説明する。

ＣＰＵ１がデータ・メモリ４をアクセスすると、インタ
ーフェイス制御回路５によってデータ・メモリ４はＣＰ
Ｕバス２に接続される。数値演算処理ユニット６がデー
タ・メモリ４をアクセスするとインターフェイス制御回
路５によってデータ・メモリ４は数値演算処理ユニット
側に接続される。

もし、ＣＰｔＪｌと数値演算処理ユニット６が同時にデ
ータ・メモリ４をアクセスした場合には、インターフェ
イス制御回路５の制御によりデータ・メモリ４はＣＰＵ
バス２に接続され、数値演算処理ユニットは一時停止の
状態となって待機中となる。ＣＰＵ１のアクセスが完了
すると数値演算処理ユニットの一時停止状態が解除され
、データ・メモリが数値演算処理ユニットに接続される
。

このような動作によりデータ・メモリ４をＣＰＵ１と数
値演算処理ユニット６とで共有でき、更にアドレスマツ
ピングが可能となったためディスクなどの外部装置と数
値演算プロセッサ間のデータ転送となり、多量データの
入出力に伴うオーバーｌベッドが減少する。

第２図は本発明の他の実施例を示す構成図で、数値演算
プロセッサ内のデータ・メモリ４を４１゜４２に２分割
すると共に、インターフェイス回路５も５１ａ、５１ｂ
の２つ設け、メモリの同時アクセスの頻度を減少させる
ように工夫した構成である。

（発明の効果） 以上述べたように、本発明によれば、演算プロセッサに
インターフェイス制御回路を設けることによって、次の
ように処理能力が向上する。即ち、数値演算プロセッサ
の演算中においてもデータ・メモリへのデータ入出力が
可能となる。このため、次の演算の準備を先行すること
ができ、又、演算に使用しないで余っているメモリ部分
をＣＰＩＪメモリとして使用することができる。

更に、アドレスマツピングされたことによりディスク等
の外部装置と数値演算プロセッサ間のデータ転送が可能
となり、多量データの入出力に伴うオーバーヘッドを減
少さぜることができる。

【図面の簡単な説明】

第１図は本発明装置に係るデータ処理装置の一実施例を
示す構成図、第２図（ま本発明の他の実施例を示す構成
図である。 １・・・ホスト・プロセッサ ２・・・ＣＰＵバス ３・・・数値演算プロセッサ ４・・・データ・メモリ ５・・・データ・メモリ制御手段 ６・・・数値演算処理ユニット

Claims (1)

【特許請求の範囲】
1. ホストプロセッサと、バスを介して信号の授受が可能な
   数値演算プロセッサから成り、この数値演算プロセッサ
   はデータ・メモリと、数値演算処理ユニットと、前記デ
   ータ・メモリを前記バス又は前記数値演算処理ユニット
   に択一的に接続するインターフェイス回路と、ホストプ
   ロセッサ及び数値演算処理ユニットのメモリアクセス要
   求に応じてデータ・メモリの接続を切換えるべく前記イ
   ンターフェイス回路を制御するインターフェイス制御回
   路を具備したことを特徴とするデータ処理装置。