JPS61224341A - 半導体集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は多層配線を有する半導体集積回路装置の改良に
関する。

（発明の技術的背景とその問題点〕 ＬＳＩの高集積化に伴い、複雑な機能の論理回路を短期
間で実現する手法としてマスタースライス方式や標準セ
ル方式が用いられている。マスタースライス方式のＬＳ
Ｉは、予め多数の素子を基板に作り込んでおき、素子間
の配線を設計することにより所望の論理回路を得るもの
で、一般に配ｍ−域の面積、形状は決まっている。標準
セル方式のＬＳＩは；標準セルと称する論理回路要素を
多数列状に配列し、このセル間の配線を行うもので、配
線領域の面積、形状は配線トラックの本数によって変化
する。これら二つの方式のＬＳＩでは、大規模化が更に
進んだ場合素子領域相互間の配線本数が多くなり、配＃
１Ｉｆｒ４域の面積が増大して、チップの集積度を低下
させるという問題があった。

この様な問題を解決するために、マスタースライス方式
では３層金属配線を用い、標準セル方式では多結晶シリ
コン配線を含む３層配線を用いることが行われている。

しかしこの様な多層配線構造を利用した場合、例えば隣
接しない配線層間の接続を行うため辷余分な配線トラッ
クを必要とし、この結果配線領域の面積縮小が十分に図
られないとか、配線抵抗の増加により信号遅延時間が大
きくなるといった問題があった。

第４図は、第１層配線と第３層配線の重複配線を各々第
２層配線に接続させる従来の３層配線構造の例を示して
いる。第１層配線４１は、これと直交する配線トラック
上の第２層配線４２！と接続位置Ｃ１で接続されている
。この第１層配線４１と重複する第３層配線４３は、第
２層配線４２１とは別の配線トラック上にある第２層配
線４２２と接続位置Ｃ２で接続されている。このように
第１層配線と第３層配線の一部が重複し且つ第２層配線
と直交する方向に配設される３層構造では、図のように
異なる配線トラック上の第２層配線４２１と４２２を用
いることが必要であった。

これは配線トラックを原則通り適用した場合に当然に採
用しなければならない構造であり、このことが配線領域
の縮小を妨げる原因となっていたのである。

〔発明の目的〕

本発明は上記した点に鑑みなされたもので、多層配線相
互間の接続を行う場合に配線トラック数の増加を防止し
、且つ配線長の増加を防止してチップ面積の縮小を可能
とした半導体集積回路装置を提供することを目的とする
。

〔発明の概要〕

本発明は、半導体基板上に複数本のセルアレイが集積形
成され、各セルアレイ間を配線領域として第２層配線が
セルアレイと平行な方向に複数本配設され、第１層配線
及び第３層配線が第２Ｍ配線と直交する方向に互いに一
部重複して配設される半導体集積回路装置において、第
３層配線の一部または第２層配線の一部を本来の配線ト
ラックとは直交する方向に配設する。そしてこの本来の
配線トラックとは直交する例外的な配線上で第１層配線
と第２層配線間及び第２層配線と第３層配線間の接続を
行う。

〔発明の効果〕

本発明によれば、例えば第１層配線と重複する第３層配
線の一部を第２層配線のトラックに沿って折り曲げて配
設し、この折り曲げた配線上即ち一本の第２層配線トラ
ック上で第１層配線と第２層配線間及び第２層配線と第
３層配線間の接続を行うことができる。従って本発明に
よれば、余分な配線トラックを用意する必要がなく、ま
た配線長を短くすることができ、配線領域の面積の縮小
を図って大規模ＬＳＩのチップ面積縮小を図ることがで
きる。

〔発明の実施例〕

以下本発明の詳細な説明する。

第１図（ａ）（ｂ）は一実施例の要部の配線構造を示す
もので、（ａ）は平面図、（ｂ）はそのＡ−Ａ−位置断
面図である。１１は例えばＳｉ基板であり、この上には
複数本のセルアレイ（図示せず）が形成されている。配
線領域には第１層配線１２、第２層配線１３１．１３２
及び第３層配線１４が形成されている。１５は層間絶縁
膜である。第１層配線は例えば多結晶シリコン膜配線で
あり、第２層配線及び第３層配線はへβ等の金属配線で
ある。本来の配線トラックは、第２層配線についてはセ
ルアレイと平行する方向であり、第１層及び第３層配線
については第２層配線トラックと直交する方向である。

図では第１層配線１２と第３層配線１４が重複する部分
を示している。

この実施例では、第１層配線１２を接続位置Ｃ！で第２
層配線１３１と接続し、第３層配線１４を本来の配線ト
ラックと直交する方向、即ち第２層配線トラック方向に
沿って折り曲げて、この折り曲げた部分で第２層配線１
３１と同じ配線トラック上にある接続位置Ｃ２で第２層
配線１３２と第３層配線１４の接続を行っている。

第２図は上記のような配線構造を用いた場合の具体的な
論理ＬＳＩのレイアウト例を示す。

２１１．２１２．２１３は標準セルを配列形成したセル
アレイであり、２２は機能ブロックである。

第２図では、セルアレイ２１１と２１２の間の配線領域
の配線パターン例を示している。即ち、点線で示す２３
１，２３２は第１層配線、実線で示す２４１．２４２は
第２層配線であり、配線幅を持たせて示した２Ｆｚ　、
２５２が第３層配線である。第２層配線２４１及び２４
２は同一配線トラック上にある。そして第１層配線２３
１は第２層配設２４１に接続され、こ・の第１１Ｉ配Ｉ
２３１と重なる第３層配線２５１は第２層配線トラック
方向に折り曲げて第２層配線２４２に接続されている。

こうして本実施例によれば、第３層配線の一部を配線領
域で本来の配線トラックと直交する方向に曲げることに
より、第２層配線トラックを一本節約することができる
。従って従来の第４図と比較して明らかなように、配線
領域の面積縮小が可能であり、ＬＳＩのチップ面積の縮
小を図ることができる。

第３図は別の実施例のレイアウトを示す。第１層配線と
第３層配線を直接接続することができない時は、これを
配線領域で第２層配線を介して接続することが必要にな
る。この場合第１層配線と第３層配線が重複する時には
、配線領域で二つの第２層配線トラックを利用して第１
層配線−第２層配線（１）−第３層配線（１）−第２層
配線（２）−第３層配線（２という迂回した接続を行っ
ていた。本発明ではこの様な場合に第３層配線または第
２層配線の一部を本来のトラックに直交する方向に折り
曲げることにより一本の第２層配線トラックのみで第１
層配線と第３層配線の接続を行うことができる。即ち、
第３図のセルアレイ３１１については、第１層配線３２
１と第３層配線３４１が重複しているが、第３層配線３
４１を配線領域で第２層配線３３１のトラックに沿って
折りまげて、第１１１配線３２１と第２層配線３３１間
及び第３層配線３３１と第３層配線３４１間を第２層配
線３３を上で接続している。またセルアレイ３１２につ
いては、本来のトラックとは直交する方向に第２層配線
３３２を配設して、これを利用して第１層配線３２１と
第３層配線３４２の接続を行っている。

この実施例によれば、余分な配線トラック数を必要とし
ないだけでなく、配線長を従来より短くすることができ
る。

本発明は上記した実施例に限られるものではなく、その
趣旨を逸脱しない範囲で種々変形して実施することがで
きる。例えば４層以上の多層配線構造の場合に、隣接す
る３層について上記した実施例と同様の構造とすること
により、同様の効果が得られる。

【図面の簡単な説明】

第１図（ａ）（ｂ）は本発明の一実施例の配線構造を示
す平面図とそのＡ−Ａ　’断面図、第２図は上記実施例
の配線構造を適用した具体的なＬＳＩのレイアウト例を
示す図、第３図は他の実施例の配線構造を示す平面図、
第４図は従来の配線構造を示す平面図である。 １１・・・３ｉ基板、１２・・・第１層配線、１３１．
１３２・・・第２層配線、１４・・・第３１配線、Ｃｒ
　、Ｃ２・・・接続位置、２１１．２１２・・・セルア
レイ、２２・・・機能ブロック、２３ｓ　、２３２・・
・第１層配線、２４１．２４２・・・第２層配線、２５
１．２５２・・・第３層配線、３１ｔ　、３１２・・・
セルアレイ、３２１．３２２・・・第１層配線、３３ｒ
　、３３２・・・第２層配線、３４ｔ　、３４２・・・
第３層配線。 出願人代理人　弁理士　鈴江武彦　　　　　　　１第１
図 （ａ） 第２図

Claims (1)

【特許請求の範囲】
1. 　半導体基板上に複数本のセルアレイが集積形成され、
   各セルアレイ間を配線領域として第２層配線がセルアレ
   イと平行な方向に複数本配設され、第１層配線及び第３
   層配線が第２層配線と直交する方向に互いに一部重複す
   るように配設される半導体集積回路装置において、前記
   第３層配線の一部を本来の第３層配線のトラックに直交
   する方向に配設するか、または第２層配線の一部を本来
   の第２層配線のトラックに直交する方向に配設し、これ
   ら本来の配線トラックと直交する配線上で第１層配線と
   第２層配線間及び第２層配線と第３層配線間の接続を行
   うようにしたことを特徴とする半導体集積回路装置。