JPS61217995A - 連想記憶装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 データを記憶するワードのワード・アドレスにかかわり
なく、データの書込みを行なうことができる記憶装置に
おいて、データの書込みを行なうに際して、該動作の対
象となるワードのワード・アドレスを同時に出力する手
段を具備せしめ、スｌＩ／−プツトの向上を図る。

〔産業上の利用分野〕

本発明は、ワードアドレスを用いず（ニデータの書込み
、読出しを行なう記憶装置において、データの書込みを
行なうに際して、該動作の対象となるワードのワード・
アドレスを同時に出力することができる記憶装置に関す
るものである。

〔従来の技術〕

ワード・アドレスを用いることなくデータの書込みを行
なえる記憶装置としては、記憶されているデータと供給
された検索データとの関連から書込み、読出しの対象と
なるワードを決定し、書込み、読出しを行なう連想記憶
装置がある。この種の連想記憶装置では、特願昭５８−
９４５２５　　に間隙されているように、該連想記憶装
置１；記憶されているデータ（インデックス）と関連づ
けられたデータを通常のＲＡＭ（Ｒａｎｄｏｍ　Ａｃｃ
ｅｓｓ　Ｍｅｍｏｒｙ）装置Ｃ：格納しておき、該連想
記憶装置から出力されたインデックスが格納されている
ワードのワード・アドレスを用いて該ＲＡＭ装置をアク
セス、するような使用形態が一般的である。

第６図は上記従来例を模式的（：表わすＣＡＭ　（内容
検索メモリ）とＲＡＭを用いて構成した連想メモリ装置
の一例であり、４０はＯｙでＩＤ（インデックス）部４
１とアドレス・エンコーダ部４２かうなり、４３はＲＡ
Ｍでアドレス・デコーダ４４とデータ部４５からなる。

検索モード１二おいて％ＣＡＭ４０ではＩＤを入力して
該ＣＡＭ　４０内のＩＤ部４１を検索し、該当するＩＤ
（例えばワードΦ１）が得られると、検索結果一致信号
＋１が出力され、それをアドレス・エンコーダ部４２の
アドレス・エンコーダ÷１のアドレス生成・出力端子に
入力し、その出力をＲＡＭ　４３のアドレスとする。Ｒ
ＡＭ　４５では、入力したアドレスをアドレス・デコー
ダ４４でデコードすることによりデータ部４５を選択し
、該選択したデータ部６二対して読出し、書換え等のア
クセスを行う。

しかし、従来のこの種の連想記憶装置では、書込みモー
ド６二おいてデータの書込みを行なったワードのワード
・アドレスを該データの書込み動作と同時４二出力する
手段を具備したものはなく、該ワード・アドレスを出力
するためζ；は、書込み動作の後区二複数回の動作を繰
返えさなければならなかった。

ワード・アドレスを用いることなく、データの書込みを
行なえる記憶装置の他の従来例としては特願昭５５−１
５１１９５　（特開昭５７−７４８８９　）　ｒ二間隙
されているように、データの薔込み区二際し゛〔、有効
なデータが記憶されていないワードの中からデータを薔
込むワードを決定し、該決定されたワードにデータを書
込む手段を具備した記憶装置がある。

この種の記憶装置の一般的な使用形態も、上述した連想
記憶装置の場合と同様である。第４図に、その構成例を
示してあり、図示の回路は１ワ一ド分であり、実際には
該回路が各ワードに対応し°〔設けられる。図において
、１は連想メモリセル部（図示せず）からの検索結果を
表わす信号線であり、検索動作によって対応のワードが
選択されると、この信号線１に輪理″′１＃信号が与え
られる。

２は記憶回路であり、第１のセット端子３、第２のセッ
ト端子４およびリセット端子５を有する。

記憶回路２の出力線６はセレクタ７に与えられる。

セレクタ７は連想メモリ装置の検索動作時は検索結果を
示す信号線１の信号を選択し、書込み動作時は記憶回路
出力線６の信号を選択する。８は複数選択分離回路であ
り、検索動作時および書込み動作時、１ないし複数のワ
ードが選択された場合、１つのワードを選別指定する。

９はワード線駆動回路、１０は連想メモリセルのワード
線、１１は第１のＡＮＤゲート、１２は第２のＡＮＤゲ
ート、１３は全ワードに共通の第１の制御線、１４は全
ワードに共通の第２の制御線、１５は全ワードで同時に
記憶回路２をセットするための全ワード共通セット信号
線である。以下の説明では、ワード線１０は読出し動作
時及び書込み動作時に輪理１１＃をとるものとする。

動作は次の通りである。検索動作時、セレクタ７は検索
結果を示す信号線１をセレクトし°〔おり、検索６二よ
って選択されたワード１二ついては信号線１に論理′″
１”信号が与えられ、これがセレクタ７を介し°ＣＣ複
連選択離回路８：二人力される。複数選択分離回路８は
複数のワードが選択された場合、他のワードの複数選択
分離回路との関連１二おいて１つのワードを選別指示し
、そのワード爲対応するワード線駆動回路９を介してワ
ード線１０を駆動し、ワードの読出し等を行なうことに
より連想メモリ装置としての機能をはたす。

次に連想メモリ装置に記憶情報の初期書込みを行なう場
合の動作を説明する。まず全ワード共通セット信号１５
に論理＠１”を与え、全ワードの記憶回路２をセットす
る。このとき、セレクタ７では、記憶回路出力線６をセ
レクトする状態にしておくと、全ワードにおいて複数選
択分離回路８喀；は記憶回路出力線６の論理“１″が供
給され、複数選択分離回路８ｄ二より全ワードの中から
１つのワードが選別指示される。この状態で全ワードに
共通の第１の制御線１３に論理＠１”を与えて書込み動
作を行なう。このとき、複数選択分離回路８で選別指示
された１つのワードのワード線１０のみが論理＠１ｍを
とり、記憶情報の書込みが行なわれる。

この書込みが行なわれるワードでは、第１のＡＮＤゲー
ト１１０２つの入力がともに輪理＠１”をとるため、第
１のＡＮＤゲート出力も論理″１”をとり、記憶回路２
はリセットされる。これは、以上の動作説明から専明ら
かなように、今後、該記憶回晦１２がセットされない限
り、このワードに対する書込み動作は行なわないことを
意味する。書込みが行なわれないワードでは、第１の制
御線１３は論理＠１＃であるが、ワード線１０は論理“
０１であり、第１のＡＮＤゲート１１の出力も論理′″
０＃をとり、記憶回路２の状態は変化しない。

以上の説明では、初期書込み時の全ワードの記憶回路が
すべてセットされている状態で説明を加えたが、これは
初期書込み以外に、各ワードの記憶回路２１ニセツトさ
れたものとリセットされたものとが混在している状態で
も、まったく同様に書込み動作が行なわれることは明ら
かである。

しかし、従来のこの種の記憶装置では、データの書込み
を行なったワードのワード・アドレスを該データの書込
み動作と同時に出力する手段を具備したものはなく、該
ワード・アドレスを出力するためには、書込み動作の後
ζ；、複数回の動作を繰返えさなければならなかった。

〔発明が解決しようとする問題点〕

上述のような従来の記憶装置、すなわちデータを記憶す
るワードの物理的位置（ワード・アドレス）にか１わり
なくデータの書込みを行なうことができる記憶装置にお
いては、その書込みモード１：′ｓいてデータの書込み
を行なったワードのワード・アドレスを該データの蕾込
みと同時に出力する手段を具備したものはなく、該ワー
ド・アドレスを出力するには、データの書込みの後で複
数回の動作を繰返す必要があった。すなわち、誉込みモ
ードの後に、さらに読出しモードで該データの書込みを
行なったワードのワード・アドレスを出力して、そのア
ドレスでＲＡＭをアクセスする等の必要があった。

このように、従来の上述の記憶装置等においては、デー
タの書込みを行なったワードのワード・アドレスを出力
するζ；は、書込み動作の後Ｃ；複数回の動作を繰返さ
ねばならず、そのため全体のスループットの向上が図れ
ないという欠点があった。

〔問題点を解決するための手段］ 本発明は、データを記憶するワードのワード・アドレス
（＠理的位置）懺；か）わりなく、データの薔込みを行
なうことができる記憶装置１において、データを記憶す
るワードのワード・アドレスにかかわりなくデータの書
込みを行なう電二際して、該動作の対象となるワードの
ワード・アドレスを同時に出力する手段を具備せしめる
ことにより上記問題点の解決を図る。

〔作用〕

本発明では、ワード・アドレスを用いないデータの書込
み懺二際して、該動作の対象となるワードのワード・ア
ドレスを同時１：出力することができる。出力されたワ
ード・アドレスは、例えばＲＡＭ部へ送ってそのデータ
部亀ニアクセスして読出しや書込みを行なうことができ
、従来のように、該ワード・アドレスを出力するために
、書込み動作のあとＣ；複数回の動作を繰返す必要がな
くなる。

〔実施例〕

第１図は、本発明の第１の実施例であり、データの書込
みと同時にワード・アドレスを出力できる記憶装置のブ
ロック構成図である。第１図は２ワード構成の場合を示
しているが、本発明はワード数にかかわりなく適用でき
ることはもちろんである。

第１図において、１０１，１０２は、それぞれデータを
記憶する記憶回路群であり、１０１は、ワード線Φ０．
１０２は、ワード線＋１である。１０３，１０４は、そ
れぞれワード＋０．ワード＋１へのデータの書込みを行
なうときに駆動されるワード線であり、１０３はワード
線＋０　、１０４はワード線◆１である。

１０５は、ワード線駆動回路Φ０であり、１０７は、ワ
ード線駆動回路Φ１である。１０８は、ワード線駆動回
路＋０に対してワード線＋ａの駆動を指示する駆動信号
す０であり、１０９は、ワード線駆動回路＋１に対して
ワード線÷１の駆動を指示する駆動信号φ１である。従
来技術の項で述べた第３図の連想記憶装置では、記憶デ
ータと印加された検索データとの関係に基づき、駆動信
号１０８．１０９る。

第１図に８いて１１０，１１１はそれぞれワード・アド
レスを生成するためのアドレス・エンコーダであり、１
１２はアドレス・エンコーダで生成されるアドレス出力
を示す。１１３，１１４は、それぞれアドレス・エンコ
ーダΦ０．アドレス、エンコーダΦ１からのアドレス生
成・出力を指示する端子であり、それぞれワード線１０
３及びワード線１０４ｉニー接続している。アドレス・
エンコーダの実現手段とし°〔は、ＲＯＭ　（Ｒｅａｄ
　０ｎｌｙ　Ｍｅｍｏｒｙ　）形式が一般的であるが、
ＲＯＭ形式をとった場合、端子１１３，１１４はそれぞ
れＲＯＭの各ワード線へ接続される。

第２図に表わすのは、従来の技術の項で述べた、有効な
データが記憶されていないワードへデータを書込むこと
ができる第４図の記憶装置に本発明を適用した実施例で
ある。第４図の回路自体は先に示した通りでありここで
は説明を略すが、有効なデータが記憶されていないワー
ドの中からデータを書込むワードを決定する手段（２，
６，７，８）≦二よって、駆動信号が生成され、決定さ
れたワードのワード線１０が駆動される。ワード線１ｏ
は、第１図の場合と同様にアドレス・エンコーダ（ここ
では１００と指示する）のアドレス生成・出力を指示す
る端子１１５に接続している。

以下に、これらの実施例の記憶装置の動作を説明する。

ワード°アドレスを用いないデータの書込みは、■連想
動作あるいは有効なデータが記憶されていないワードの
中からデータを書込むワードを決定する動作を通じて、
データを書込むワードに対窓す〜る駆動信号を生成し、
■鎖駆動信号に基づき、データの書込みを行なうワード
のワード線をワード線駆動回路を用いて駆動することに
より実現できる。ここで、ワード線駆動回路は、大きな
負荷を駆動するための増幅回路であり、論理的には、こ
の場合、駆動信号とワード線を直結しておいてもよい。

データの書込み時、データの書込まれるワードのワード
線が必らず駆動されるため、第１図または第２図に示す
ように、各ワードのワード線をアドレス・エンコーダの
アドレス生成・出力を指示する端子≦二接続しＣｓ＜こ
とにより、データが書込まれるワードのワード・アドレ
スがアドレス・エンコーダ６二より、生成・出力される
ことがわかる。ワード・アドレスは、ワード線の駆動と
ともζ；生成・出力されるため、データの書込みと同時
に、データの晋込みが行なわれるワードのワード・アド
レスが出力される。なお、ここで詳細な説明は省略する
が第１図、第２図に示す各ブロックは、現在の集積回路
技術を用いることにより、きわめて容易に実現可能であ
る。

以上、実施例で説明したが、本発明はこれらに限るもの
でなく、特許請求の範囲の記載内で種々変更可能なこと
は明らかである。

〔発明の効果〕

以上説明したように、本発明により、以下に示す利点が
生ずる。

（１）データの薔込みと同時に、データの書込まれたワ
ードのワード・アドレスが出力されるため、この種の記
憶装置の使用時に高いスループットを実現することがで
きる。

（２）情報処理の高度化に伴ない、この種の記憶装置で
ある連想記憶装置の応用範囲は拡大しつつあり、これの
高スループツト化が実現できた意義は、きわめて大きい
。

【図面の簡単な説明】

第１図は本発明の実施例の構成図、第２図は他の実施例
の構成図、第３図及び第４図は従来の記憶装置の構成を
示す図である。 １０１・・・ワードΦ０ １０２・・・ワード◆１ １０３　、１０４・・・ワード線 １０５．１０７・・・ワード線駆動回路１０８．１０９
・・・駆動信号 １１０．１１１・・・アドレス・エンコーダナ０．Φ１
１４１・・・ＩＤ部 １４２・・・アドレス・エンコータ部 特許出願人　　日本電信電話公社 代　理　人　弁理士玉蟲久五部 （外２名）

Claims (1)

1. 【特許請求の範囲】 １、データを記憶するワードのワード・アドレス（ワー
   ドの物理的位置）にかかわりなく、データの書込みを行
   なうことができる記憶装置において、データを記憶する
   ワードのワード・アドレスにかかわりなくデータの書込
   みを行なうに際して、該動作の対象となるワードのワー
   ド・アドレスを同時に出力する手段が具備されているこ
   とを特徴とする記憶装置。 ２、前記の記憶装置が、記憶されているデータと検索デ
   ータとの関係から、書込みの対象となるワードを決定す
   る連想記憶装置であることを特徴とする特許請求の範囲
   第１項記載の記憶装置。 ３、前記の記憶装置が、データの書込みに際して、有効
   なデータが記憶されていないワードの中からデータを書
   込むワードを決定し、該決定されたワードにデータを書
   込む手段を具備した記憶装置であることを特徴とする特
   許請求の範囲第１項記載の記憶装置。 ４、前記のワード・アドレスを同時に出力する手段が、
   各ワードのワード線をアドレス・エンコーダのアドレス
   生成・出力を指示する端子に接続してなることを特徴と
   する特許請求の範囲第１項乃至第３項のいずれかに記載
   された記憶装置。