JPS61212725A - 容量式変位変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、圧力、張力等の物理量変化に基づく変位を静
電容量を介して電気信号に変換する容量式変位変換装置
に関する。

〈従来技術〉 この種の従来の変位変換装置として、例えば「容量式変
位変換装置」（特開昭５７−２６７１１号）が提案され
ている。属５図〜第７図にこの容量式変位変換装置を示
し説明する。

＠Ｓ図は容量形センサの構成を示す。第り図６）におい
て共通電極ＭＰＫ上下対向して固定された第１電極ＳＰ
１、第２電極ＳＰ２が配置され、共通電極ＭＰと第１電
極ｓｐ１とで靜電容”　ＣＭｌが、共通電極ＭＰと第２
電極ＳＰ２とで静電容量ｃＭ２がそれぞれ形成されてい
る。共通電極ＭＰに検出すべき物理的変位に応じた力Ｐ
が印加されると共通電極ＭＰが移動するため静電容１ｋ
ＣＭよ、　ＣＭ□が変化する。第５図（ロ）は（イ）に
対応する等価回路を示したものである。図中、Ｃはケー
スとの間に形成される分布容量をＯ 示している。

第６図はこの容量形センサを用いた紡記提案の変換回路
を示している。静電容１ｔＣｈＡ□とＣＭ□の各一端が
接続された接続点はバッファゲートＧ１の入力端に接続
され、その出力端と入力端との間にはインバータＧとバ
ッファゲートＧｌの出力端の電圧レベルに関係なく一定
値に制限され両方向に電流を流す定値電流制限回路ＣＣ
の直列回路が接続され、バッファゲートＧ１の出力端の
電圧を入力端に負帰還する。バッファゲートＧｌの出力
端ｉｎヒツトのカウンタＣＴの入力端ＣＬに接続され、
出力端ｎの電圧レベルに応じてスイッチＳＷよ、５ｗ２
ｔ−切換える。

スイッチＳＷ　　の固定接点にはバッファゲートＧ１の
出力端の電圧が印加され各切換接点には静電容量Ｃｈ１
□、ＣＭ□の他端が接続されている。一方、スイッチＳ
Ｗ２の固定接点には共通電位点ＣＯＭの電圧（＝られる
ように接続されている。この様な構成によりカウンタＣ
Ｔの出力レベルに対応して静電容量ＣＭ１′またＩｒｓ
　０Ｍ２を介してバッファゲートＧ０の出力をその入力
に正帰還している。カウンタＣＴの出力端ｎは抵抗！ｔ
ｏ、コンデンサＣ８１Ｃよるフィルタを介してコンデン
サＣの両端に変位に比例した出力型圧Ｖを得ている。

なお、ＣＣは定値電流制限回路ＣＣの両端に発生する浮
遊容量である。

先ず、カウンタＣＴの出力端の電圧レベルが＋Ｅの第７
図（慢の期間’ｃｌの場合について説明する。

この場合にはスイッチＳＷ１は静電容量ＣＭ□側に、ス
イッチＳＷ　は静電容ｉｔＣＭ□側にそれぞれ切替えら
れる。この状態でバッファゲートＧ０の出力電圧が十Ｅ
Ｋ変化（第７図（ロ））シ、インバータＧ２の出力電圧
が＋Ｅからゼロに変化すると、これ等の電圧変化により
静電容１ｋＣＭ□、ＣＭ□、分布容量Ｃｓｏ　’浮遊容
量ＣＣで分圧された電圧がバッファゲートＧｏの入力端
に発生する。従って、第７図０）に示すこの入力端での
電圧変化ｅ１は、 （υ となる。

この後、定値電流制限回路ＣＣにより第７図に）に示す
様に一定電流１１で放ｉｔ−開始し、バッファゲートＧ
ｌのスレッンユホールドレベルまで減少させる。この放
電時間ｔ１は次式で与えられる。

＋１１１＝ｅ１（ＣＭｌ＋ＣＭ２十〇、。＋　ＣＣｐ）
　　　　　　　（２）（１）、（２）式から放電時間ｔ
よけ次式となる。

バッファゲートＧ１の入力端の電圧がスレ、シュホール
ドレベルに達すると、その出力端の電圧レベルが反転し
、インバータＧ２の出力レベルも反転する。この結果、
（１）、（２］式と同値で逆方向の充電と放電が行なわ
れる。この逆方向の充電に対して定値電流制限回路ＣＣ
ＩＣよる一定値の電流１、によって放電を行うことによ
り、放電時間１／１もｔｌと等しくなり、次式が成立す
る。

ｔ’１＝ｔ□　　　　　　　　　　　　（４）以後、こ
の等しい放電時間の間隔でこれ等の充放電が繰り返され
る。この繰り返し回数をカウンタＣＴによりロビットカ
ワントすると、カウンタＣＴの出力レベルが反転する。

この反転により、スイッチＳＷ１が静電容”　０Ｍ２側
に、スイッチＳＷ２が静電容ｆ　０Ｍｌ側に切替えられ
る。静電容斂ＣＭ□側に切替えられた期間”ｃ２（第７
図０９）に対しても（１）〜（４）式と同様な関係が成
立するので、次式が成立する。

以後、この放電時間の間隔で充放電が繰り返される。

従って、カウンタＣＴの出力端ｎから得られるパルス電
圧の期間ｔ。１は静電容ｆｔＣＭ□に、期間’ｃ２は静
電容ｉｔ　”Ｍ２に対応したものとなり、これを抵抗Ｒ
ｏ１　コンデンサＣ０で平滑すればパルス電圧のデユテ
ィ比が求められるため、ＣＭ□／（ＣＭ□十〇Ｍ２　）
の演算結果となる。この演算結果は、共通電極ＭＰの変
位に比例した値を与える。

〈発明が解決しようとする問題点〉 しかしながら、（３）、　（５）式に示すように定値電
流制限回路ＣＣの入出力端間に存在する浮遊容量ＣＣ９
の存在のために、この値が変動すると放電時間ｔ。

ｔ２に変動を来たし、これに伴い繰り返し周期が変動し
期間ｔｅ１．’ｃ２に誤差を生じる問題がめる。

く問題点を解決する九めの手段〉 この発明は、以上の問題点を解決するため、検出すべき
物理量の変化に応じて少くとも一方が変化し各々の一端
が共通接続された第１および帛２の静電容量と、共通接
続された点がその入力端に接続された増幅手段と、入力
端へその出力端が接続され増幅手段の出力レベルに応じ
て１１ＥＯｆｆ、値とその方向が制御される１！流制御
手段と、増幅手段の出力変化の数を計数するカワンタと
、このカウンタの任意ピットの出力レベルに応じて増幅
手段の出力レベルと固定レベルを切替えて鳥ｌおよび第
２静電容量の他端に選択的に印加する切換手段とを具備
するように構成したものでるる。

〈実施例〉 以下、本発明の実施例について図面に基づき説明する。

第１図は本発明の一実施例を示す回路図である。なお、
以下、第５図〜第７図に示す従来技術と同じ機能を有す
る部分には同一符号を付し、適宜説明を省略する。

バッファゲートＧ０の入出力端間には静電容量ＣＭ□、
又はＣＭ□が選択的に接続され、その出力端の電圧を入
力端に正帰還している点は第６図の場合と同じである。

しかし、第１図に示す実施例では電流制御回路がバッフ
ァゲートＧ１を付勢する蒐電源の高電位側＋Ｅと低電位
側ＣＯＭ　Ｋ谷々ＣＣＩ。

ＣＣ２として設けられており、これ等が電源間に直列に
接続された回路の接続点がバッファゲートＧ１の入力端
に接続され、更に電流制御回路ＣＣＩ、　ＣＣ２が共に
バッファゲートＧ１の出力端の電圧により制御される点
が第６図の場合と異なっている。

電流制御回路ＣＣＩ、ＣＣ２のバッファゲートＧ０の出
力電圧に対する出力電流の特性は比例関係にるり、その
出力電源の代数和は一定となっている。

しかし、バッファゲートＧ□の出力電圧はゼロまたは＋
Ｅの２値をとるので、電流制御回路ＣＣＩ、ＣＣ２の谷
出力電流は一方がゼロのとき他方が最大の電流値をとる
。

従って、その動作は第６図に示す場合と同様になるが、
第１図の場合はｉＩＥ流制御回路ＣＣ１，ＣＣ２の各両
端に対応する浮遊容ｉ　ＣＣｐ□、　ＣＣ，２の一端が
各々一定の電圧＋Ｅ１を与える電源とゼロ電位でろる共
通電位点に接続されているため、バッファゲートＧ１の
出力端の電圧が＋Ｅ１ゼロと大幅に変動しても、その影
響を受けない。このため、バッファゲートＧ１の入力端
圧は浮遊容量ＣＣ，１，ＣＣ，２の影響を与えない。し
かし、第６図の場合は定値電流制限回路の浮遊容量ＣＣ
の一端が１ンパータＧ２の出万端に接続され、大幅な電
位変動の影響を受けるのでこれがバッファゲートＧ０の
入力端に浮遊容量ＣＣ９の影響として現われたのである
。

第２図は第１図に示す実施例の要部を更に詳細に構成し
た回路図でろる。バッファゲートＧ、の出力端は抵抗Ｒ
１０とＭＯ８形ＦＥＴで構成されたトランジスタＱ１１
　、Ｑ１２　”介してバッファゲートＧ０の入力端に接
続されている。抵抗Ｒ１ｏとトランジスタＱ１１の接続
点は抵抗Ｒ１１”介して共通電位点ＣＯＭに接続されて
いる。各トランジスタＱ１１．Ｑｌ□は電源電圧＋Ｅ側
に接続されカレン２ラ−回路を構成してい／）。更に、
バッファゲートＧｌの出力端は抵抗Ｒ２ｏとＭＯ８形Ｆ
ＥＴで構成されたトランジスタＱ２１．Ｑ２□を介して
バッファゲートＧ１の入力端に接続されている。抵抗Ｒ
２０とトランジスタＱ２１との稙続点は抵抗Ｒ２、を介
して電圧＋Ｅの電源に接続されている。各トランジスタ
Ｑ２１”２□は共通電位点Ｃ０Ｍ側に接続されカシ／１
トミラー回路を構成している。

この具体的な回路構成においては、第１図に示ス浮遊容
量ＣＣ，０，ＣＣｐ２のほかにトランジスタＱ１□。

Ｑ１２のゲートとバッファゲートＧ１の入力端との間お
よびトランジスタＱ２１．Ｑ２２のゲートとバッファゲ
ートＧ１の入力端との間にそれぞれ浮遊容１ＬＣｓｌ□
。

Ｃ３２２が存在する。

以上の構成においては、トランジスタＱ１１　’は抵抗
Ｒ１□を介して電圧＋Ｅの電源から常に電流が流れ導通
状態にろ９、この電流はトランジスタＱ１□に同じ値で
転送される。まな、トランジスタＱ２□にも抵抗Ｒ２、
を介して電圧＋Ｅの電源から常圧電流が流れ導通状態に
めシ、この電流はトランジスタＱ２□に同じ値で転送さ
れる。この場合、バッファゲートＧ工の出力レベルを考
慮しなければ、トランジスタＱ　とＱ２□に流れる電流
は等しく、バッファゲートＧの入力端側には電流１２は
流れない。但し、抵抗Ｒ２□とＲ□、は等しいとする。

しかし、バッファゲートＧ０の出力端の電圧は第３図け
）に示す様にゼロか＋Ｅのいずれかの値をとるので、こ
の電圧に起因する抵抗Ｒ１０又はＲ２ｏＫ流れる電流が
トランジスタＱ　又はＧ２１にカロ算され、加算された
電流は各々ｍ３図（ロノまたに（ハ）に示すようにトラ
ンジスタＱ’ｔた１１　Ｑ２□に転送され、これ等の合
成電流１２がＭ３１＆に）に示す波形としてバッファゲ
ートＧ１の入力端側に流れる。

この場合、第２図に示す電流制御回路ＣＣＩ、　ＣＣ２
に分布する浮遊容ｔＣｓ１２．Ｃｓ２□はその一端が第
６図の定値電流制限回路ＣＣＶｃ分布する浮遊容量ＣＣ
。

の場合と異なｐｌ　トランジスタＱｌｌ’　Ｑ２□のｔ
ｌとんど電位の変動のないゲート上に在るためバッファ
ゲートＧ０の入力端の電位変動に影響を与えない。

この点につき、更に詳細に説明する。第４図はＥ　＝　
６．５　（ボルト）、Ｒ２１＝Ｒ１１＝８００（ｋΩ）
、Ｒ１０＝Ｒ２゜＝２００（ｋΩ）としたときのバッフ
ァゲートＧ１の出力電圧に対するトランジスタＱ１□、
Ｑ２、の出力電流との関係を示した特性図である。これ
は、バッフアゲ−１”Ｇｔの出力電圧が６．５　（Ｖ）
からゼロ凹の変化に対しトランジスタＱ１□、Ｑ２□の
電流変化は３２．５（μＡ）であることを示している。

ここで、仮妙にトランジスタＱｌｌの相互コンダクタン
スが１０（ｍｕ　）の場合は、３２．５（μＡ）の１！
流変化に対して１０（ｍＶ７　）　Ｘ　３２．５（μＡ
　）　＝　３．２５（ｍＶ）の電圧変化がトランジスタ
Ｑｌｌのゲートに生ずるに過ぎない。第６図の場合では
す、５　ＣＶ）の変化を示したのに比べると無視し得る
値である。トランジスタＱよ２Ｖｃついても同様である
。

なお、第２図ではトランジスタＱ、Ｑ、２゜Ｑ２□、Ｇ
２２としてＭＯ８形ＦＥＴを用いたが、これ等をバイポ
ーラトランジスタで構成しても良い。

〈発明の効果〉 以上、実施例と共に具体的に説明した様に本発明によれ
ば、従来の如く定値電流制限回路に起因する浮遊容量の
影響を実質的に受けない様にすることができ誤差要因を
排除することができたので精度の高い容量式変位変換装
置を実現することができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路図、第２図は第１
図における本発明の要部を示す回路図、第３図は第２図
における各部の波形を示す波形図、第４図は第２図にお
ける電流制御回路の特性を示す波形図、第５図は従来の
容量形センナの構成を示す構成図、第６図は第５図に示
す容量形センサと組合せた従来の容量式変位変換装置の
回路図、第７図は第６図における回路の各部の波形を示
す波形図でるる。 Ｇ１・・・バッファゲート、Ｇ２・・・インバータ、Ｃ
Ｃ・・・定値電流制限回路、ＣＣ，、ＣＣ，１，ＣＣ，
２，Ｃ，□２１ＣＳ□２・・・浮遊容量、ＣＣＩ、　Ｃ
Ｃ２・・・電流ｆｉＩｔ制御回路”　ＣＭｌ、ＣＭ□・
・・静電容量、ＣＴ・・・カウンタ。 ２−一＼、 代理人　　　弁理士　　小　沢　信　助゛・　　、。 ゛・・−１・ 篤２図 篤３図 第４図

Claims (2)

【特許請求の範囲】
1. （１）検出すべき物理量の変化に応じて少くとも一方が
   変化し各々の一端が共通接続された第１および第２の静
   電容量と、前記共通接続された点がその入力端に接続さ
   れた増幅手段と、前記入力端へその出力端が接続され前
   記増幅手段の出力レベルに応じて電流値とその方向が制
   御される電流制御手段と、前記増幅手段の出力変化の数
   を計数するカウンタと、前記カウンタの任意ビットの出
   力レベルに応じて前記増幅手段の出力レベルと固定レベ
   ルを切替えて前記第１および第２静電容量の他端に選択
   的に印加する切換手段とを具備する容量式変位変換装置
   。
2. （２）前記電流制御手段として、前記増幅手段を付勢す
   る電源の高電位側と低電位側に対応して設けられた１対
   のカレントミラー回路を有し前記増幅手段の出力端から
   の出力電流を前記カレントミラー回路に供給し前記カレ
   ントミラー回路で転送された合成電流を前記増幅手段の
   入力端に供給することを特徴とする特許請求の範囲第１
   項記載の容量式変位変換装置。