JPS61205024A - Ａ／ｄ変換装置 - Google Patents
Ａ／ｄ変換装置Info
- Publication number
- JPS61205024A JPS61205024A JP60046033A JP4603385A JPS61205024A JP S61205024 A JPS61205024 A JP S61205024A JP 60046033 A JP60046033 A JP 60046033A JP 4603385 A JP4603385 A JP 4603385A JP S61205024 A JPS61205024 A JP S61205024A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- reference voltage
- conversion circuit
- limit reference
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 84
- 230000010354 integration Effects 0.000 abstract description 12
- 239000004973 liquid crystal related substance Substances 0.000 description 8
- 238000000034 method Methods 0.000 description 5
- 230000007423 decrease Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005070 sampling Methods 0.000 description 3
- 230000003321 amplification Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Landscapes
- Video Image Reproduction Devices For Color Tv Systems (AREA)
- Processing Of Color Television Signals (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の技術分野］
本発明は、パネル型表示部を用いたテレビ受像機におけ
る映像信号Ａ／Ｄ変換回路に関する。
る映像信号Ａ／Ｄ変換回路に関する。
「従来技術とその問題点］
近年、表示部に液晶表示パネルを使用したポータプル型
の小型テレビ受像機が実用化されている。
の小型テレビ受像機が実用化されている。
この種、従来の液晶表示パネルを用いた白黒のテレビ受
像機は、映像増幅回路で増幅した映像信号をＡ／Ｄ変換
回路によりデジタル信号に変換し、このデジタル信号に
より液晶表示パネルを表示駆動するようにしている。し
かして、上記液晶表示パネルは、その特性上、白レベル
から黒レベルまでの階調範囲が狭く、コントラストの良
い画像が得難いという問題がある。このような問題を解
決するため、従来ではテレビ映像信号の平均値を検出し
、明暗に応じてＡ／Ｄ変換回路の基準電圧を設定して良
好なコントラストが得られるようにしでいる。すなわち
、映像信号は、常に白レベルから黒レベルまで変化して
いる訳ではなく、映像信号の全範囲をＡ／Ｄ変換する必
要がないので、上記したように映像信号に応じてＡ／Ｄ
変換回路の変換レベルを可変することによりコントラス
トの向上を計ることができる。しかして、上記Ａ／Ｄ変
換回路の制御手段として最近では、Ａ／Ｄ変換回路でデ
ジタル化された信号の中で完全臼に対する例えばオール
“１″、完全黒に対応するオール゛ＯＩＴのデータの数
をそれぞれカウントし、その値に応じた電圧を発生させ
、上記Ａ／Ｄ変換回路の基準電圧としてフィードバック
させるという方法が考えられている。すなわち、Ａ／Ｄ
変換回路には上限と下限の基準電圧を設定し、Ａ／Ｄ変
換回路に入力電圧があった時にそれが上限と下限の基準
電圧の１６等分したもののどのレベルに属するかを４ビ
ツトのデータとして出力するようにしたもので、この方
法によれば常に最適なコントラストを得ることができる
。
像機は、映像増幅回路で増幅した映像信号をＡ／Ｄ変換
回路によりデジタル信号に変換し、このデジタル信号に
より液晶表示パネルを表示駆動するようにしている。し
かして、上記液晶表示パネルは、その特性上、白レベル
から黒レベルまでの階調範囲が狭く、コントラストの良
い画像が得難いという問題がある。このような問題を解
決するため、従来ではテレビ映像信号の平均値を検出し
、明暗に応じてＡ／Ｄ変換回路の基準電圧を設定して良
好なコントラストが得られるようにしでいる。すなわち
、映像信号は、常に白レベルから黒レベルまで変化して
いる訳ではなく、映像信号の全範囲をＡ／Ｄ変換する必
要がないので、上記したように映像信号に応じてＡ／Ｄ
変換回路の変換レベルを可変することによりコントラス
トの向上を計ることができる。しかして、上記Ａ／Ｄ変
換回路の制御手段として最近では、Ａ／Ｄ変換回路でデ
ジタル化された信号の中で完全臼に対する例えばオール
“１″、完全黒に対応するオール゛ＯＩＴのデータの数
をそれぞれカウントし、その値に応じた電圧を発生させ
、上記Ａ／Ｄ変換回路の基準電圧としてフィードバック
させるという方法が考えられている。すなわち、Ａ／Ｄ
変換回路には上限と下限の基準電圧を設定し、Ａ／Ｄ変
換回路に入力電圧があった時にそれが上限と下限の基準
電圧の１６等分したもののどのレベルに属するかを４ビ
ツトのデータとして出力するようにしたもので、この方
法によれば常に最適なコントラストを得ることができる
。
しかしながら、上記従来の回路はすべてＬＳＩ化するこ
とができるが、ＬＳＩ化してしまうと外部から調整がで
きないという問題がある。特に、カラーテレビに用いる
場合は、Ｒ，Ｇ、Ｂ毎に調整ができないと、各色の輝度
成分が違っているので、希望の色相が得られないという
問題がある。
とができるが、ＬＳＩ化してしまうと外部から調整がで
きないという問題がある。特に、カラーテレビに用いる
場合は、Ｒ，Ｇ、Ｂ毎に調整ができないと、各色の輝度
成分が違っているので、希望の色相が得られないという
問題がある。
［発明の目的］
本発明は上記実情に鑑みてなされたもので、映像信号を
Ａ／Ｄ変換するための基準電圧を外部から調整できる映
像信号Ａ 、／ Ｄ変換回路を提供することを目的とす
る。
Ａ／Ｄ変換するための基準電圧を外部から調整できる映
像信号Ａ 、／ Ｄ変換回路を提供することを目的とす
る。
［発明の要点１
本発明は、テレビ映像信号をＡ／Ｄ変換するＡ／Ｄ変換
回路とは別に独立の基準電圧設定用Ａ／Ｄ変換回路を設
け、この基準電圧設定用Ａ／Ｄ変換回路によって設定さ
れた基準電圧によってテレビ映像信号をＡ／Ｄ変換する
と共に、その設定された基準電圧を基準電圧設定用Ａ／
Ｄ変換回路へフィードバックするようにして、映像信号
のＲ度の変化に正確に追従しながらＡ／Ｄ変換し、且つ
外部から基準電圧のレベルを調整できる映像信号Ａ／Ｄ
変換回路である。
回路とは別に独立の基準電圧設定用Ａ／Ｄ変換回路を設
け、この基準電圧設定用Ａ／Ｄ変換回路によって設定さ
れた基準電圧によってテレビ映像信号をＡ／Ｄ変換する
と共に、その設定された基準電圧を基準電圧設定用Ａ／
Ｄ変換回路へフィードバックするようにして、映像信号
のＲ度の変化に正確に追従しながらＡ／Ｄ変換し、且つ
外部から基準電圧のレベルを調整できる映像信号Ａ／Ｄ
変換回路である。
［発明の実施例］
以下図面を参照して本発明の一実施例について説明する
。まず、第１図により全体的な概略構成について説明す
る。第１図において、１は輝度Ａ／Ｄ変換回路で、Ｒ，
Ｇ、Ｂの平均的映像信号が入力される。このＲ，Ｇ、Ｂ
の平均的映像信号としては例えば映像信号処理回路（図
示せず）から信号ラインＤＬを介して送られてくる輝度
信号が使用される。また、上記輝度Ａ／Ｄ変挽回路１に
は、詳細を後述する積分回路４．５から上限基準電圧Ｖ
Ｈ及び下限基準電圧ＶＬが入力されると共に、例えば３
．１２ＭＨｚのサンプリングクロックφ８が入力される
。上記輝度Ａ／Ｄ変換回路１は、輝度信号Ｙを上限基準
電圧ＶＨ，下限基準電圧ＶＬと比較し、上限基準電圧Ｖ
Ｈ以上及び下限基準電圧ＶＬ以下のレベルを検出し、サ
ンプリングクロツタφＳに同期してそれぞれ明レベル信
号Ｗ、暗レベル信号Ｂとして出力する。そして、上記輝
度Ａ／Ｄ変換回路１から出力される明レベル信号Ｗはパ
ルス作成回路２へ入力され、暗レベル信号Ｂはパルス作
成回路３へ入力される。また、上記パルス作成回路２．
３には、制御部からクロックパルスφ２、てヱゴ、−〇
下１が入力される。
。まず、第１図により全体的な概略構成について説明す
る。第１図において、１は輝度Ａ／Ｄ変換回路で、Ｒ，
Ｇ、Ｂの平均的映像信号が入力される。このＲ，Ｇ、Ｂ
の平均的映像信号としては例えば映像信号処理回路（図
示せず）から信号ラインＤＬを介して送られてくる輝度
信号が使用される。また、上記輝度Ａ／Ｄ変挽回路１に
は、詳細を後述する積分回路４．５から上限基準電圧Ｖ
Ｈ及び下限基準電圧ＶＬが入力されると共に、例えば３
．１２ＭＨｚのサンプリングクロックφ８が入力される
。上記輝度Ａ／Ｄ変換回路１は、輝度信号Ｙを上限基準
電圧ＶＨ，下限基準電圧ＶＬと比較し、上限基準電圧Ｖ
Ｈ以上及び下限基準電圧ＶＬ以下のレベルを検出し、サ
ンプリングクロツタφＳに同期してそれぞれ明レベル信
号Ｗ、暗レベル信号Ｂとして出力する。そして、上記輝
度Ａ／Ｄ変換回路１から出力される明レベル信号Ｗはパ
ルス作成回路２へ入力され、暗レベル信号Ｂはパルス作
成回路３へ入力される。また、上記パルス作成回路２．
３には、制御部からクロックパルスφ２、てヱゴ、−〇
下１が入力される。
上記クロックパルスφ２は、１フイールド内に約５万発
出力され、クロックパルスＣＫ２はフィールドが変わる
時に、また、クロックパルスで１３−はで７丁より数Ｈ
（Ｈは水平周期）遅れて出力される。上記パルス作成回
路２．３の出力は、積分回路４．５へそれぞれ送られる
。上記積分回路４には動作電圧Ｖ１、Ｖ２が供給され、
積分回路５には動作電圧Ｖｌ’ 、Ｖ２’が供給されて
いる。
出力され、クロックパルスＣＫ２はフィールドが変わる
時に、また、クロックパルスで１３−はで７丁より数Ｈ
（Ｈは水平周期）遅れて出力される。上記パルス作成回
路２．３の出力は、積分回路４．５へそれぞれ送られる
。上記積分回路４には動作電圧Ｖ１、Ｖ２が供給され、
積分回路５には動作電圧Ｖｌ’ 、Ｖ２’が供給されて
いる。
そして、上記積分回路４はパルス作成回路２からの信号
に応じて電圧ｖ１、２を積分し、その積分出力を上限基
準電圧ＶＨとして輝度Ａ／Ｄ変換回路１へ出力し、積分
回路５はパルス作成回路３からの信号に応じて電圧Ｖｌ
’ 、Ｖ２’ を積分し、その積分出力を下限基準電圧
ＶＬとして上記輝度Ａ／Ｄ変換回路１へ出力する。また
、上記積分回路４．５の出力は、それぞれレベルシフタ
６ａ。
に応じて電圧ｖ１、２を積分し、その積分出力を上限基
準電圧ＶＨとして輝度Ａ／Ｄ変換回路１へ出力し、積分
回路５はパルス作成回路３からの信号に応じて電圧Ｖｌ
’ 、Ｖ２’ を積分し、その積分出力を下限基準電圧
ＶＬとして上記輝度Ａ／Ｄ変換回路１へ出力する。また
、上記積分回路４．５の出力は、それぞれレベルシフタ
６ａ。
６ｂ、６Ｃによりレベルシフトされ、上限基準電圧Ｖ）
（’ 、下限基準電圧ＶＬ’ として赤色Ａ／Ｄ変換回
路７ａ、緑色Ａ／Ｄ変換回路７ｂ、青色Ａ／Ｄ変換回路
ＩＣへ与えられる。また、上記赤色Ａ／Ｄ変換回路７ａ
、緑色Ａ／Ｄ変換回路７ｂ、青色Ａ／Ｄ変換回路７Ｃに
は、色信号処理回路（図示せず）から赤色（ｇ ＠ Ｒ
１緑色信号Ｇ、青色信号Ｂがそれぞれ入力される。そし
て、上記Ａ／Ｄ変換回路７ ａ、 ７ ｂ、７Ｃは、レ
ベルシフタ６ａ、６ｂ、６Ｃからの上限基準電圧ＶＨ′
、下限基準電圧ｖＬ′に従って色信号Ｒ，Ｇ、Ｂを４ビ
ツトのデジタル信号に変換し、カラー液晶表示パネルを
用いた液晶表示回路（図示せず）へ出力する。上記レベ
ルシフタ６ ａ、 ６ ｂ、 ６ Ｇには、マニュアル
により電圧レベルの調整をするための入力端子６ ａｌ
、 ６ ｂｌ 、 １３ ｃｌが設けられている。
（’ 、下限基準電圧ＶＬ’ として赤色Ａ／Ｄ変換回
路７ａ、緑色Ａ／Ｄ変換回路７ｂ、青色Ａ／Ｄ変換回路
ＩＣへ与えられる。また、上記赤色Ａ／Ｄ変換回路７ａ
、緑色Ａ／Ｄ変換回路７ｂ、青色Ａ／Ｄ変換回路７Ｃに
は、色信号処理回路（図示せず）から赤色（ｇ ＠ Ｒ
１緑色信号Ｇ、青色信号Ｂがそれぞれ入力される。そし
て、上記Ａ／Ｄ変換回路７ ａ、 ７ ｂ、７Ｃは、レ
ベルシフタ６ａ、６ｂ、６Ｃからの上限基準電圧ＶＨ′
、下限基準電圧ｖＬ′に従って色信号Ｒ，Ｇ、Ｂを４ビ
ツトのデジタル信号に変換し、カラー液晶表示パネルを
用いた液晶表示回路（図示せず）へ出力する。上記レベ
ルシフタ６ ａ、 ６ ｂ、 ６ Ｇには、マニュアル
により電圧レベルの調整をするための入力端子６ ａｌ
、 ６ ｂｌ 、 １３ ｃｌが設けられている。
しかして、上記構成において、レベルシフタ６ａ。
Ｅ） ｂ、 １３ ｃを除く部分は、ＬＳＩ化が可能で
ある。
ある。
次に上記輝度Ａ／Ｄ変換回路１、パルス作成回路２、積
分回路４の詳細について第２図により説明する。輝度Ａ
、／ Ｄ変換回路１は、Ａ／Ｄ変換回路１１及びデコ
ーダ１２からなり、Ａ／Ｄ変換回路１１に輝度信号Ｙが
入力されると共に上限基準電圧ＶＨ及び下限基準電圧Ｖ
Ｌが入力される。そして、Ａ／Ｄ変換回路１１は、輝度
信号Ｙに対し、上限基準電圧Ｈ以上のレベルを４ビット
のデジタル信号（オール“１′′）に変換し、下限基準
電圧ＶＬ以下のレベルを４ヒツトのデジタル信号（オー
ル゛Ｏ″）に変換して出力する。このＡ／Ｄ変換回路１
１の出力信号は、デコーダ１２によりサンプリングクロ
ックφＳに同期してデコードされ、明レベル信号Ｗ及び
暗レベル信号Ｂとして出力される。
分回路４の詳細について第２図により説明する。輝度Ａ
、／ Ｄ変換回路１は、Ａ／Ｄ変換回路１１及びデコ
ーダ１２からなり、Ａ／Ｄ変換回路１１に輝度信号Ｙが
入力されると共に上限基準電圧ＶＨ及び下限基準電圧Ｖ
Ｌが入力される。そして、Ａ／Ｄ変換回路１１は、輝度
信号Ｙに対し、上限基準電圧Ｈ以上のレベルを４ビット
のデジタル信号（オール“１′′）に変換し、下限基準
電圧ＶＬ以下のレベルを４ヒツトのデジタル信号（オー
ル゛Ｏ″）に変換して出力する。このＡ／Ｄ変換回路１
１の出力信号は、デコーダ１２によりサンプリングクロ
ックφＳに同期してデコードされ、明レベル信号Ｗ及び
暗レベル信号Ｂとして出力される。
そして、上記明レベル信号Ｗがパルス作成回路２へ送ら
れ、暗レベル信号Ｂがパルス作成回路３へ送られる。
れ、暗レベル信号Ｂがパルス作成回路３へ送られる。
上記パルス作成回路２は、アンド回路２１、例えば４０
９６進のカウンタ２２、データラッチ回路２３、Ｄ／Ｄ
コンバータ２４、ラッチ回路２５からなり、輝度Ａ／Ｄ
変換回路１からの明レベル信号Ｗがアンド回路２１を介
してカウンタ２２のクロック端子に入力される。また、
上記アンド回路２１には、ラッチ回路２５のラッチ出力
が入力される。このラッチ回路２５は、クロックパルス
ＣＫ１によりラッチされ、カウンタ２２のキャリー信号
によりリセットされる。
９６進のカウンタ２２、データラッチ回路２３、Ｄ／Ｄ
コンバータ２４、ラッチ回路２５からなり、輝度Ａ／Ｄ
変換回路１からの明レベル信号Ｗがアンド回路２１を介
してカウンタ２２のクロック端子に入力される。また、
上記アンド回路２１には、ラッチ回路２５のラッチ出力
が入力される。このラッチ回路２５は、クロックパルス
ＣＫ１によりラッチされ、カウンタ２２のキャリー信号
によりリセットされる。
また、上記クロックパルスσネコ−は、カウンタ２２の
リセット端子頁に入力される。そして、上記カウンタ２
２のカウント出力は、クロックパルスＣＫ２に同期して
データラッチ回路２３にラッチされ、Ｄ／Ｄコンバータ
２４へ送られる。このＤ／Ｄコンバータ２４は、データ
ラッチ回路２３のラッチデータをクロックパルスＣＫ２
に同期してＤ／Ｄ変換し、その変換出力を積分回路４へ
出力する。
リセット端子頁に入力される。そして、上記カウンタ２
２のカウント出力は、クロックパルスＣＫ２に同期して
データラッチ回路２３にラッチされ、Ｄ／Ｄコンバータ
２４へ送られる。このＤ／Ｄコンバータ２４は、データ
ラッチ回路２３のラッチデータをクロックパルスＣＫ２
に同期してＤ／Ｄ変換し、その変換出力を積分回路４へ
出力する。
上記積分回路４は、積分抵抗Ｒ及び積分コンデンサＣか
らなる時定数回路４１、この時定数回路４１に動作電圧
ｖ１を供給制御するゲート回路４２、動作電圧ｖ２を供
給制御するゲート回路４３からなり、上記Ｄ／Ｄコンバ
ータ２４の出力信号がゲート回路４３のゲート端子に直
接入力されると共に、インバータ４４を介してゲート回
路４２のゲート端子に入力される。上記時定数回路４１
は、時定数が２ｍｓ程度に設定されるもので、その出力
が上限基準電圧ＶＨとして輝度Ａ／Ｄ変換回路１へ送ら
れる。
らなる時定数回路４１、この時定数回路４１に動作電圧
ｖ１を供給制御するゲート回路４２、動作電圧ｖ２を供
給制御するゲート回路４３からなり、上記Ｄ／Ｄコンバ
ータ２４の出力信号がゲート回路４３のゲート端子に直
接入力されると共に、インバータ４４を介してゲート回
路４２のゲート端子に入力される。上記時定数回路４１
は、時定数が２ｍｓ程度に設定されるもので、その出力
が上限基準電圧ＶＨとして輝度Ａ／Ｄ変換回路１へ送ら
れる。
一方、暗レベル信号Ｂを処理するパルス作成回路３及び
積分回路５は、上記パルス作成回路２及び積分回路４と
同様に構成されるもので、その詳細については省略する
。
積分回路５は、上記パルス作成回路２及び積分回路４と
同様に構成されるもので、その詳細については省略する
。
次に上記実施例の動作を第３図のタイミングチャートを
参照して説明する。この実施例においては、カラー液晶
表示パネルのＲ，Ｇ、Ｂ各色のドツト数をそれぞれｒ１
２０ｘ１６０ｊとし、基本的な画面における明レベル信
号Ｗ、＠レベル信号Ｂの数をそれぞれｒ２３００Ｊとす
る。しかして、映像信号処理回路から輝度信号Ｙが輝度
Ａ／Ｄ変換回路１に送られてくると、この輝度Ａ／Ｄ変
換回路１は輝度信号Ｙを上限基準電圧ｖＲＨ１下限基準
電圧ＶＲＬと比較し、上限基準電圧ＶＲＨ以上のレベル
に対しては例えばオール゛ｔ １１Ｉ、下限基準電圧Ｖ
ＲＬ以下のレベルに対してはオール“Ｏ”′の４ビツト
のデジタル信号をＡ／Ｄ変換回路１１から出力する。そ
して、このＡ／Ｄ変換回路１１から出力されるデジタル
信号がデコーダ１２においてデコードされ、明レベル信
号Ｗ及び暗レベル信号Ｂとして出力される。そして、上
記デコーダ１２から出力される明レベル信号Ｗがパルス
作成回路２へ、また、暗レベル信号Ｂがパルス作成回路
３へ送られる。
参照して説明する。この実施例においては、カラー液晶
表示パネルのＲ，Ｇ、Ｂ各色のドツト数をそれぞれｒ１
２０ｘ１６０ｊとし、基本的な画面における明レベル信
号Ｗ、＠レベル信号Ｂの数をそれぞれｒ２３００Ｊとす
る。しかして、映像信号処理回路から輝度信号Ｙが輝度
Ａ／Ｄ変換回路１に送られてくると、この輝度Ａ／Ｄ変
換回路１は輝度信号Ｙを上限基準電圧ｖＲＨ１下限基準
電圧ＶＲＬと比較し、上限基準電圧ＶＲＨ以上のレベル
に対しては例えばオール゛ｔ １１Ｉ、下限基準電圧Ｖ
ＲＬ以下のレベルに対してはオール“Ｏ”′の４ビツト
のデジタル信号をＡ／Ｄ変換回路１１から出力する。そ
して、このＡ／Ｄ変換回路１１から出力されるデジタル
信号がデコーダ１２においてデコードされ、明レベル信
号Ｗ及び暗レベル信号Ｂとして出力される。そして、上
記デコーダ１２から出力される明レベル信号Ｗがパルス
作成回路２へ、また、暗レベル信号Ｂがパルス作成回路
３へ送られる。
パルス作成回路２は、クロックパルス函肩に同期してカ
ウンタ２２がリセットされると共に、上記クロックパル
スＣＫＩがラッチ回路２５にラッチされる。このラッチ
回路２５にクロックパルスｃ下−−がラッチされると、
その出力が４（１９ｍとになり、アンド回路２１のゲー
トが開かれる。これによりデコーダ１２から出力される
明レベル信号Ｗがアンド回路２１＠介してカウンタ２２
へ送られ、カウンタ２２のカウントアツプ動作が開始さ
れる。このカウンタ２２は、デコーダ１２から送られて
くる明レベル信号Ｗを１フイールドの間カウントしてお
り、そのカウント内容は、次のフィールドに移る時にク
ロックパルスで下）に同期してデータラッチ回路２３に
ラッチされ、Ｄ／Ｄコンバータ２４へ送られる。この場
合、１フイールド内にｒ４０９６Ｊ以上の信号がデコー
ダ１２からカウンタ２２に送られてきた時は、カウンタ
２２からキャリー信号が出力されてラッチ回路２５がリ
セットされる。これによりアンド回路２１のゲートが閉
じ、それ以後の入力が禁止される。上記Ｄ／Ｄコンバー
タ２４は、データラッチ回路２３の内容に応じて第３図
に示すＤ／Ｄ変換動作を行なう。第３図は、カウンタ２
２から例えばカウント値ｒ１０００ｊがデータラッチ回
路２３にラッチされた場合のＤ／Ｄコンバータ２４の動
作を示したものである。上記Ｄ／Ｄコンバータ２４は、
データラッチ回路２３の内容に応じてＤ／Ｄ変換動作を
行なう。すなわち、Ｄ ／ Ｄコンバータ２４は、フィ
ールドが変わる時にクロックパルスφ２によりリセット
されるもので、各フィールドを第１ブロツクから第１３
ブロツクまで１３のブロックに等分割しており、各ブロ
ックの時間幅はクロックパルスφ２を４０９６発カウン
トすることによって得ている。また、上記第１ブロツク
ないし第１３ブロツクは、それぞれ第１小ブロツクから
第１６小ブロツクまで１６のブロックに等分割しており
、各小ブロックはクロックパルスφ２の２５６発分とな
っている。そして、Ｄ／Ｄコンバータ２４は、上記第１
ないし第１６の小ブロックでは、データラッチ回路２３
のラッチデータに応じた時間幅のパルス信号を出力する
。例えば、データラッチ回路２３にカウント値ｒ１００
０Ｊがラッチされた場合には、第１ないし第８小ブロツ
クまでをクロックパルスφ２６３発分の時間幅のパルス
信号、第９ないし第１６小ブロツクまでをクロックパル
スφ２６２発分の時間幅のパルス信号を出力する。
ウンタ２２がリセットされると共に、上記クロックパル
スＣＫＩがラッチ回路２５にラッチされる。このラッチ
回路２５にクロックパルスｃ下−−がラッチされると、
その出力が４（１９ｍとになり、アンド回路２１のゲー
トが開かれる。これによりデコーダ１２から出力される
明レベル信号Ｗがアンド回路２１＠介してカウンタ２２
へ送られ、カウンタ２２のカウントアツプ動作が開始さ
れる。このカウンタ２２は、デコーダ１２から送られて
くる明レベル信号Ｗを１フイールドの間カウントしてお
り、そのカウント内容は、次のフィールドに移る時にク
ロックパルスで下）に同期してデータラッチ回路２３に
ラッチされ、Ｄ／Ｄコンバータ２４へ送られる。この場
合、１フイールド内にｒ４０９６Ｊ以上の信号がデコー
ダ１２からカウンタ２２に送られてきた時は、カウンタ
２２からキャリー信号が出力されてラッチ回路２５がリ
セットされる。これによりアンド回路２１のゲートが閉
じ、それ以後の入力が禁止される。上記Ｄ／Ｄコンバー
タ２４は、データラッチ回路２３の内容に応じて第３図
に示すＤ／Ｄ変換動作を行なう。第３図は、カウンタ２
２から例えばカウント値ｒ１０００ｊがデータラッチ回
路２３にラッチされた場合のＤ／Ｄコンバータ２４の動
作を示したものである。上記Ｄ／Ｄコンバータ２４は、
データラッチ回路２３の内容に応じてＤ／Ｄ変換動作を
行なう。すなわち、Ｄ ／ Ｄコンバータ２４は、フィ
ールドが変わる時にクロックパルスφ２によりリセット
されるもので、各フィールドを第１ブロツクから第１３
ブロツクまで１３のブロックに等分割しており、各ブロ
ックの時間幅はクロックパルスφ２を４０９６発カウン
トすることによって得ている。また、上記第１ブロツク
ないし第１３ブロツクは、それぞれ第１小ブロツクから
第１６小ブロツクまで１６のブロックに等分割しており
、各小ブロックはクロックパルスφ２の２５６発分とな
っている。そして、Ｄ／Ｄコンバータ２４は、上記第１
ないし第１６の小ブロックでは、データラッチ回路２３
のラッチデータに応じた時間幅のパルス信号を出力する
。例えば、データラッチ回路２３にカウント値ｒ１００
０Ｊがラッチされた場合には、第１ないし第８小ブロツ
クまでをクロックパルスφ２６３発分の時間幅のパルス
信号、第９ないし第１６小ブロツクまでをクロックパル
スφ２６２発分の時間幅のパルス信号を出力する。
すなわち、上記カウント値ｒ１０００Ｊを第１ないし第
１６小ブロツクにおいて平均化して分割する。そして、
上記第１ないし第１６小ブロツクの信号がＤ／Ｄコンバ
ータ２４の出力として積分回路４へ送られる。
１６小ブロツクにおいて平均化して分割する。そして、
上記第１ないし第１６小ブロツクの信号がＤ／Ｄコンバ
ータ２４の出力として積分回路４へ送られる。
上記積分回路４は、Ｄ／Ｄコンバータ２４から第１ない
し第１６の各小ブロックにおいて、ハイレベルの信号が
与えられている間ゲート回路４３のゲートが開いて電圧
Ｖ２を時定数回路４１に出力し、ローレベル信号が与え
られている間インバータ４４の出力によりゲート回路４
２のゲートが開いて電圧■１を時定数回路４１へ出力す
る。この時定数回路４１は、その入力点ａに上記ゲート
回路４３あるいはゲート回路４２を介して与えられる電
圧Ｖ２ 、Ｖｔを積分し、その積分電圧を上限基準電圧
ＶＨとして輝度Ａ／Ｄ変換回路１に与える。上記電圧Ｖ
１は輝度信号Ｙにおける下の限界値、電圧■２は上の限
界値である。しかして、上記パルス作成回路２における
データラッチ回路２３のラッチデータがｒＯＪの場合、
Ｄ／Ｄコンバータ２４の出力はずっとローレベルであり
、このためゲート回路４２の出力が“°１パとなってゲ
ート回路４２のゲートが開き、電圧ｖ１が上限基準電圧
ＶＨとして出力される。
し第１６の各小ブロックにおいて、ハイレベルの信号が
与えられている間ゲート回路４３のゲートが開いて電圧
Ｖ２を時定数回路４１に出力し、ローレベル信号が与え
られている間インバータ４４の出力によりゲート回路４
２のゲートが開いて電圧■１を時定数回路４１へ出力す
る。この時定数回路４１は、その入力点ａに上記ゲート
回路４３あるいはゲート回路４２を介して与えられる電
圧Ｖ２ 、Ｖｔを積分し、その積分電圧を上限基準電圧
ＶＨとして輝度Ａ／Ｄ変換回路１に与える。上記電圧Ｖ
１は輝度信号Ｙにおける下の限界値、電圧■２は上の限
界値である。しかして、上記パルス作成回路２における
データラッチ回路２３のラッチデータがｒＯＪの場合、
Ｄ／Ｄコンバータ２４の出力はずっとローレベルであり
、このためゲート回路４２の出力が“°１パとなってゲ
ート回路４２のゲートが開き、電圧ｖ１が上限基準電圧
ＶＨとして出力される。
また、データラッチ回路２３のラッチデータが「４０９
６」であれば、Ｄ／Ｄコンバータ２４の出力はずっとハ
イレベルで゛あり、このためゲート回路４３のゲートが
開いて電圧Ｖ２が上限基準電圧ＶＨとして出力される。
６」であれば、Ｄ／Ｄコンバータ２４の出力はずっとハ
イレベルで゛あり、このためゲート回路４３のゲートが
開いて電圧Ｖ２が上限基準電圧ＶＨとして出力される。
従って、データラッチ回路２３のラッチデータが「１」
減少する毎に積分回路４の出力は、「ｉ Ｖ２−Ｖｔ
ｌ 、／４０９６Ｊづつ減少する。データラッチ回路
２３のラッチデータが「２３００Ｊの場合、積分回路４
から出力される上限基準電圧ＶＨは、電圧Ｖ１とＶ２の
ほぼ中間のレベルになる。
減少する毎に積分回路４の出力は、「ｉ Ｖ２−Ｖｔ
ｌ 、／４０９６Ｊづつ減少する。データラッチ回路
２３のラッチデータが「２３００Ｊの場合、積分回路４
から出力される上限基準電圧ＶＨは、電圧Ｖ１とＶ２の
ほぼ中間のレベルになる。
また一方、輝度Ａ／Ｄ変換回路１から出力される暗レベ
ル信号Ｂを処理するパルス作成回路３及び積分回路５に
おいても上記明レベルは＠Ｗに対する処理と同様の処理
が行なわれ、積分回路５から下限基？＄雷電圧ｔ、が出
力されて輝度Ａ ／ Ｄ変換回路１へ送られる。
ル信号Ｂを処理するパルス作成回路３及び積分回路５に
おいても上記明レベルは＠Ｗに対する処理と同様の処理
が行なわれ、積分回路５から下限基？＄雷電圧ｔ、が出
力されて輝度Ａ ／ Ｄ変換回路１へ送られる。
上記のようにして輝度信号Ｙに応じた上限基準電圧ＶＨ
１下限基準電圧ＶＬが積分回路４．５から出力され、こ
の上限基準電圧ＶＨ１下限基準電圧ＶＬに従って輝度Ａ
／Ｄ変換回路１のＡ／Ｄ変換動作が制御される。
１下限基準電圧ＶＬが積分回路４．５から出力され、こ
の上限基準電圧ＶＨ１下限基準電圧ＶＬに従って輝度Ａ
／Ｄ変換回路１のＡ／Ｄ変換動作が制御される。
更に上記積分回路４．５の出力は、レベルシフタ６ａ、
６ｂ、６ｃへ送られてレベルシフトされ、その出力か上
限基準電圧ＶＨ′、下限基準電圧ＶＬ’ として赤色Ａ
／Ｄ変換回路７ａ、緑色Ａ／Ｄ変換回路７ｂ、青色Ａ／
Ｄ変換回路７Ｃへ送られる。そして、これらのＡ／Ｄ変
換回路７ａ、７ｂ、７Ｃは、レベルシフタ６ａ、６ｂ、
６Ｃからの上限基準電圧ＶＨ’ 、下限基準電圧ＶＬ’
に従って色信号Ｒ，Ｇ、Ｂを１Ｈ内に２００回４ビツ
トのデジタル信号にＡ／Ｄ変換し、カラー液晶表示回路
へ出力する。今、例えば一般的な画面から明るい画面に
切換わり、輝度Ａ７・′Ｄ変換回路１から出力されるオ
ール゛１″の数が増大したとすると、パルス作成回路２
のＤ／Ｄコンバータ２４ら出力される第１ないし第１６
小ブロツクにおける信号時間幅が長くなり、積分回路４
から出力される上限基準電圧ＶＨが上昇する。この上限
基準電圧ＶＨは輝度Ａ／Ｄ変換回路１にフィードバック
されると共に、レベルシフタ６ ａ、６ ｂ１６ Ｃに
よりレベルシフトされ、上限基準電圧ＶＨ’Ｎ下限基準
電圧ＶＬ’ としてＡ／Ｄ変換回路７ａ、７ｂ、７Ｃに
入力される。これらのＡ／Ｄ変換回路７ａ、７ｂ、ＩＣ
は、上限基準電圧ＶＨ’ 、下限基準電圧ＶＬ’に従っ
てそれぞれＲ，Ｇ、Ｂの色信号に対するＡ／Ｄ変換動作
を行なうが、上限基準電圧Ｈ′が上昇することにより、
その分だけ出力信号レベルが下がり、このためそれまで
とそれ程変わらない明るさの画像を表示する。このよう
にして常に安定したコントラストの画像表示が行なわれ
る。
６ｂ、６ｃへ送られてレベルシフトされ、その出力か上
限基準電圧ＶＨ′、下限基準電圧ＶＬ’ として赤色Ａ
／Ｄ変換回路７ａ、緑色Ａ／Ｄ変換回路７ｂ、青色Ａ／
Ｄ変換回路７Ｃへ送られる。そして、これらのＡ／Ｄ変
換回路７ａ、７ｂ、７Ｃは、レベルシフタ６ａ、６ｂ、
６Ｃからの上限基準電圧ＶＨ’ 、下限基準電圧ＶＬ’
に従って色信号Ｒ，Ｇ、Ｂを１Ｈ内に２００回４ビツ
トのデジタル信号にＡ／Ｄ変換し、カラー液晶表示回路
へ出力する。今、例えば一般的な画面から明るい画面に
切換わり、輝度Ａ７・′Ｄ変換回路１から出力されるオ
ール゛１″の数が増大したとすると、パルス作成回路２
のＤ／Ｄコンバータ２４ら出力される第１ないし第１６
小ブロツクにおける信号時間幅が長くなり、積分回路４
から出力される上限基準電圧ＶＨが上昇する。この上限
基準電圧ＶＨは輝度Ａ／Ｄ変換回路１にフィードバック
されると共に、レベルシフタ６ ａ、６ ｂ１６ Ｃに
よりレベルシフトされ、上限基準電圧ＶＨ’Ｎ下限基準
電圧ＶＬ’ としてＡ／Ｄ変換回路７ａ、７ｂ、７Ｃに
入力される。これらのＡ／Ｄ変換回路７ａ、７ｂ、ＩＣ
は、上限基準電圧ＶＨ’ 、下限基準電圧ＶＬ’に従っ
てそれぞれＲ，Ｇ、Ｂの色信号に対するＡ／Ｄ変換動作
を行なうが、上限基準電圧Ｈ′が上昇することにより、
その分だけ出力信号レベルが下がり、このためそれまで
とそれ程変わらない明るさの画像を表示する。このよう
にして常に安定したコントラストの画像表示が行なわれ
る。
なお、上記実施例ではカラー映像信号のＡ／Ｄ変換回路
について説明したが、白黒映像信号に適用する場合は第
４図のようになる。同図は第１図の回路とほぼ同様でお
るので詳細な説明は省略するが、輝度Ａ／Ｄ変換回路１
へ信号ラインＤＬを介して映像信号が入力され、積分回
路４から上限基準電圧ＶＨが、また積分回路５から下限
基準電圧Ｖｔ、が出力されて上記輝度Ａ／Ｄ変換回路１
ヘフィードバックされると共に、レベルシフタ６ｄを介
して映像信号Ａ／Ｄ変換回路７ｄへ上限基準電圧ＶＨ−
１下限基準電圧ＶＬ′として供給されるものである。そ
して、レベルシフタ６ｄの入力端子６ｄ１に与える電位
をマニュアルにより変化させることにより、明暗の基準
を好みにより変えることができる。
について説明したが、白黒映像信号に適用する場合は第
４図のようになる。同図は第１図の回路とほぼ同様でお
るので詳細な説明は省略するが、輝度Ａ／Ｄ変換回路１
へ信号ラインＤＬを介して映像信号が入力され、積分回
路４から上限基準電圧ＶＨが、また積分回路５から下限
基準電圧Ｖｔ、が出力されて上記輝度Ａ／Ｄ変換回路１
ヘフィードバックされると共に、レベルシフタ６ｄを介
して映像信号Ａ／Ｄ変換回路７ｄへ上限基準電圧ＶＨ−
１下限基準電圧ＶＬ′として供給されるものである。そ
して、レベルシフタ６ｄの入力端子６ｄ１に与える電位
をマニュアルにより変化させることにより、明暗の基準
を好みにより変えることができる。
［発明の効果コ
以上詳記したように本発明によれば、輝度信号をＡ／Ｄ
変換する独立した輝度Ａ／Ｄ変換回路を設け、その出力
信号から上記輝度Ａ／Ｄ変換回路の基準電圧を作成する
と共に、更にレベル調整を行なって映像信号用Ａ／Ｄ変
換回路に基準電圧として与えるようにしたので、カラー
テレビにおいても回路構成がそれ程複雑にならずに白黒
テレビにおける基準電圧作成方法を使用でき、コントラ
ストの良好なカラー映像信号が得られる。
変換する独立した輝度Ａ／Ｄ変換回路を設け、その出力
信号から上記輝度Ａ／Ｄ変換回路の基準電圧を作成する
と共に、更にレベル調整を行なって映像信号用Ａ／Ｄ変
換回路に基準電圧として与えるようにしたので、カラー
テレビにおいても回路構成がそれ程複雑にならずに白黒
テレビにおける基準電圧作成方法を使用でき、コントラ
ストの良好なカラー映像信号が得られる。
第１図は本発明の一実施例の全体の概略構成を ゛
示すブロック図、第２図は第１図の主要部の詳細を示す
回路構成図、第３図は動作を説明するためのタイミング
チャート、第４図は本発明の他の実施例の全体の概略構
成を示すブロック図である。 １・・・輝度Ａ、−Ｄ変換回路、２．３・・・パルス作
成回路、４．５・・・積分回路、６ａ〜６ｄ・・・レベ
ルジッタ、７ａ・・・赤色Ａ／Ｄ変換回路、７ｂ・・・
緑色Ａ、／ ［）変換回路、ＩＣ・・・青色Ａ 、／
Ｄ変換回路、１ｄ・・・映像信号Ａ／Ｄ変換回路。
示すブロック図、第２図は第１図の主要部の詳細を示す
回路構成図、第３図は動作を説明するためのタイミング
チャート、第４図は本発明の他の実施例の全体の概略構
成を示すブロック図である。 １・・・輝度Ａ、−Ｄ変換回路、２．３・・・パルス作
成回路、４．５・・・積分回路、６ａ〜６ｄ・・・レベ
ルジッタ、７ａ・・・赤色Ａ／Ｄ変換回路、７ｂ・・・
緑色Ａ、／ ［）変換回路、ＩＣ・・・青色Ａ 、／
Ｄ変換回路、１ｄ・・・映像信号Ａ／Ｄ変換回路。
Claims (2)
- （１）テレビ映像信号を上限基準電圧及び下限基準電圧
に従ってＡ／Ｄ変換する第１のＡ／Ｄ変換回路と、この
第１のＡ／Ｄ変換回路から出力される明レベル信号及び
暗レベル信号に応じて上記上限基準電圧及び下限基準電
圧を設定して上記第１のＡ／Ｄ変換回路へフィードバッ
クする手段と、上記設定された上限基準電圧及び下限基
準電圧に従ってテレビ映像信号をＡ／Ｄ変換してディジ
タル映像信号を得る第２のＡ／Ｄ変換回路とを具備した
ことを特徴とする映像信号Ａ／Ｄ変換回路。 - （２）カラーテレビ映像信号の色信号Ｒ、Ｇ、Ｂを上限
基準電圧及び下限基準電圧に従ってそれぞれＡ／Ｄ変換
するＲ、Ｇ、ＢのＡ／Ｄ変換回路と、上限基準電圧、下
限基準電圧従って色信号Ｒ、Ｇ、Ｂの平均的映像信号を
サンプリングする輝度Ａ／Ｄ変換回路と、この輝度Ａ／
Ｄ変換回路から出力される明レベル信号及び暗レベル信
号に応じて上記輝度Ａ／Ｄ変換回路及びＲ、Ｇ、ＢのＡ
／Ｄ変換回路の上限基準電圧及び下限基準電圧を設定す
る手段とを具備したことを特徴とする映像信号Ａ／Ｄ変
換回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4603385A JP2569301B2 (ja) | 1985-03-08 | 1985-03-08 | Ａ／ｄ変換装置 |
| US06/733,583 US4642694A (en) | 1984-05-22 | 1985-05-13 | Television video signal A/D converter |
| GB08512545A GB2161336B (en) | 1984-05-22 | 1985-05-17 | Television video signal a/d converter |
| KR1019850003460A KR890004222B1 (ko) | 1984-05-22 | 1985-05-20 | 화상표시장치에 있어서의 a-d 변환장치 |
| DE19853518432 DE3518432A1 (de) | 1984-05-22 | 1985-05-22 | Fernsehvideosignal-a/d-wandlereinrichtung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4603385A JP2569301B2 (ja) | 1985-03-08 | 1985-03-08 | Ａ／ｄ変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61205024A true JPS61205024A (ja) | 1986-09-11 |
| JP2569301B2 JP2569301B2 (ja) | 1997-01-08 |
Family
ID=12735724
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4603385A Expired - Lifetime JP2569301B2 (ja) | 1984-05-22 | 1985-03-08 | Ａ／ｄ変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2569301B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63257330A (ja) * | 1987-03-28 | 1988-10-25 | ドイチエ・トムソン‐ブラント・ゲゼルシヤフト・ミツト・ベシュレンクテル・ハフツング | 各種レベルを有する信号のａ／ｄ変換回路装置 |
| JPS6440927U (ja) * | 1987-09-03 | 1989-03-10 | ||
| US7679541B2 (en) * | 2006-06-14 | 2010-03-16 | Realtek Semiconductor Corp. | Circuit and method for improving mismatches between signal converters |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56132841U (ja) * | 1980-03-07 | 1981-10-08 | ||
| JPS5933930A (ja) * | 1982-08-19 | 1984-02-24 | Hitachi Ltd | Ａ／ｄ変換のための基準電圧発生回路 |
| JPS59104826A (ja) * | 1982-12-07 | 1984-06-16 | Sony Corp | Ａ／ｄ変換装置 |
| JPS59193619A (ja) * | 1983-04-18 | 1984-11-02 | Matsushita Electric Ind Co Ltd | 画像処理回路 |
| JPS616994A (ja) * | 1984-06-21 | 1986-01-13 | Casio Comput Co Ltd | カラ−映像信号ａ／ｄ変換装置 |
-
1985
- 1985-03-08 JP JP4603385A patent/JP2569301B2/ja not_active Expired - Lifetime
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56132841U (ja) * | 1980-03-07 | 1981-10-08 | ||
| JPS5933930A (ja) * | 1982-08-19 | 1984-02-24 | Hitachi Ltd | Ａ／ｄ変換のための基準電圧発生回路 |
| JPS59104826A (ja) * | 1982-12-07 | 1984-06-16 | Sony Corp | Ａ／ｄ変換装置 |
| JPS59193619A (ja) * | 1983-04-18 | 1984-11-02 | Matsushita Electric Ind Co Ltd | 画像処理回路 |
| JPS616994A (ja) * | 1984-06-21 | 1986-01-13 | Casio Comput Co Ltd | カラ−映像信号ａ／ｄ変換装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63257330A (ja) * | 1987-03-28 | 1988-10-25 | ドイチエ・トムソン‐ブラント・ゲゼルシヤフト・ミツト・ベシュレンクテル・ハフツング | 各種レベルを有する信号のａ／ｄ変換回路装置 |
| JPS6440927U (ja) * | 1987-09-03 | 1989-03-10 | ||
| US7679541B2 (en) * | 2006-06-14 | 2010-03-16 | Realtek Semiconductor Corp. | Circuit and method for improving mismatches between signal converters |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2569301B2 (ja) | 1997-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4642694A (en) | Television video signal A/D converter | |
| US4775891A (en) | Image display using liquid crystal display panel | |
| US4523232A (en) | Video signal analog-to-digital converter for an image display apparatus | |
| DE69229978T2 (de) | Anzeigesteuergerät und Anzeigerät | |
| EP0749236B1 (en) | Video signal processing device, information processing system, and video signal processing method | |
| KR0162529B1 (ko) | 멀티스캔 lcd 용 디스플레이 제어기와 디스플레이 제어방법 | |
| JPS60247379A (ja) | 映像信号ａ／ｄ変換回路 | |
| JPH0736405A (ja) | 表示装置の階調補正方式 | |
| GB2176670A (en) | Luminance-dependent pedestal level clamp circuit | |
| JPS61205024A (ja) | Ａ／ｄ変換装置 | |
| JP2596369B2 (ja) | Ａ／ｄ変換装置 | |
| JPS6358512B2 (ja) | ||
| JPS61205081A (ja) | Ａ／ｄ変換装置 | |
| JP2601125B2 (ja) | 液晶パネル駆動装置 | |
| JP2545058B2 (ja) | 階調信号発生回路 | |
| JPH0666927B2 (ja) | 映像信号ａ／ｄ変換方法 | |
| JP3211320B2 (ja) | 液晶駆動方式 | |
| JPS6220476A (ja) | オ−トペデスタルレベルクランプ回路 | |
| JPS60247378A (ja) | 映像信号ａ／ｄ変換回路 | |
| JPH0760300B2 (ja) | 階調信号発生回路 | |
| KR19980064509A (ko) | 액정표시장치 | |
| JPH0887246A (ja) | 映像表示装置 | |
| JPH11275386A (ja) | 自動輝度調整装置 | |
| JPH02185176A (ja) | 液晶表示装置 | |
| JPH07287554A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |