JPS61180458A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS61180458A JPS61180458A JP2044685A JP2044685A JPS61180458A JP S61180458 A JPS61180458 A JP S61180458A JP 2044685 A JP2044685 A JP 2044685A JP 2044685 A JP2044685 A JP 2044685A JP S61180458 A JPS61180458 A JP S61180458A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- spin
- film
- inter
- glass
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特に多層配線技
術を改良した半導体装置の製造方法に関する。
術を改良した半導体装置の製造方法に関する。
従来の多層配線構造を有する半導体装置では、金属配線
の段切れを防ぐため第2図(a)に示す構成が用いられ
ている。すなわち、半導体基板IO上に形成した第1層
目の金属配線ll上に層間絶縁膜として燐を含む酸化膜
12を気相成長法により成長すせ、その後スピンオング
ラス膜13をスピンコーターにて全面被着し、400℃
程度の熱処理を施す。この段階でスピンオングラス膜1
3はなだらかな形状を有するので第2層目の金属配線1
4を良好な状態に保持することができる。
の段切れを防ぐため第2図(a)に示す構成が用いられ
ている。すなわち、半導体基板IO上に形成した第1層
目の金属配線ll上に層間絶縁膜として燐を含む酸化膜
12を気相成長法により成長すせ、その後スピンオング
ラス膜13をスピンコーターにて全面被着し、400℃
程度の熱処理を施す。この段階でスピンオングラス膜1
3はなだらかな形状を有するので第2層目の金属配線1
4を良好な状態に保持することができる。
上述したスピンオングラス膜により段部を改良した従来
の方法にあっては、スピンオングラス膜の熱処理工程に
おいて8g2図(a)に示すようにクラツク15が生じ
る場合がある。この理由は、熱処理によってスピンオン
グラス膜13中のアルコール及び水分が蒸発して体積が
収縮する為であり、従ってスピンオングラス膜の膜厚の
厚い段部にて発生し易い。この様なりラックを生じた状
態で第2層目の金属配線層14を被着した場合は、配線
の段切れが生じ易くなり信頼性が著しく損われることに
なる。
の方法にあっては、スピンオングラス膜の熱処理工程に
おいて8g2図(a)に示すようにクラツク15が生じ
る場合がある。この理由は、熱処理によってスピンオン
グラス膜13中のアルコール及び水分が蒸発して体積が
収縮する為であり、従ってスピンオングラス膜の膜厚の
厚い段部にて発生し易い。この様なりラックを生じた状
態で第2層目の金属配線層14を被着した場合は、配線
の段切れが生じ易くなり信頼性が著しく損われることに
なる。
また、スピンオングラス膜にクラックが生じない場合で
も第2図り)に示すように、スルーホール170PRB
光時に目ズレを生じた場合スルーホールにテーパーをつ
ける為の湿式エツチング時にエツチング液がレジスト1
6とスピンオングラス膜14との隙間からスピンオング
ラス膜の膜厚の厚い段部へ回り込みエツチングレートの
速いスピンオングラス膜14がエツチングされて層間絶
縁膜のくびれ18i生じ易くなる。この様な状態で第2
層目の金属配線層を被着した場合も配線の段切れを生じ
易くなり、デバイスの信頼性を著しく損う等の欠点があ
った。
も第2図り)に示すように、スルーホール170PRB
光時に目ズレを生じた場合スルーホールにテーパーをつ
ける為の湿式エツチング時にエツチング液がレジスト1
6とスピンオングラス膜14との隙間からスピンオング
ラス膜の膜厚の厚い段部へ回り込みエツチングレートの
速いスピンオングラス膜14がエツチングされて層間絶
縁膜のくびれ18i生じ易くなる。この様な状態で第2
層目の金属配線層を被着した場合も配線の段切れを生じ
易くなり、デバイスの信頼性を著しく損う等の欠点があ
った。
本発明は、以上の欠点を除去し、平滑化のためのスピン
オングラス膜のクラックの発生を低減又はその影響を少
なくでき、またスルーホール形成時にスピンオンガラス
膜がエツチング液の回シ込みによりエッチングされるこ
ともなく、段部にくびれを生じることもなくなシ、従っ
て第2層目の金属配線層が段切れを生じない多層配線構
造を有する半導体装置の製造方法を提供することを目的
とする。
オングラス膜のクラックの発生を低減又はその影響を少
なくでき、またスルーホール形成時にスピンオンガラス
膜がエツチング液の回シ込みによりエッチングされるこ
ともなく、段部にくびれを生じることもなくなシ、従っ
て第2層目の金属配線層が段切れを生じない多層配線構
造を有する半導体装置の製造方法を提供することを目的
とする。
本発明の半導体装置の製造方法は、多層配線を有する半
導体素子の金属配線層間の絶縁膜及び金属配線層間の導
通を得るためのスルーホールを形成する半導体装置の製
造方法において、前記絶縁膜として気相成長法により燐
を含む酸化膜を第1の絶縁膜として成長した後、燐を含
むスピンオングラスgt−スピンコートにより被着し焼
き固め、ひき続き燐を含む酸化膜を第2の絶縁膜として
気相成長法により成長せしめる工程と、前記スルーホー
ルを第2の絶縁膜までを湿式エツチング法によりエツチ
ングし、第1の絶縁膜を乾式エツチング法にてエツチン
グし開孔を形成する工程とを含んで構成される。
導体素子の金属配線層間の絶縁膜及び金属配線層間の導
通を得るためのスルーホールを形成する半導体装置の製
造方法において、前記絶縁膜として気相成長法により燐
を含む酸化膜を第1の絶縁膜として成長した後、燐を含
むスピンオングラスgt−スピンコートにより被着し焼
き固め、ひき続き燐を含む酸化膜を第2の絶縁膜として
気相成長法により成長せしめる工程と、前記スルーホー
ルを第2の絶縁膜までを湿式エツチング法によりエツチ
ングし、第1の絶縁膜を乾式エツチング法にてエツチン
グし開孔を形成する工程とを含んで構成される。
次に、本発明の実施例について、図面を診照して説明す
る。第1図(a)、 (b)は何れも本発明の一実施例
の断面図である。
る。第1図(a)、 (b)は何れも本発明の一実施例
の断面図である。
第1図(a)に示すように、半導体基板20上の第1層
目のAe配線層21を形成する。その後層間絶縁膜とし
て気相成長法により、まず第1の層間絶縁膜である燐を
含む酸化膜22を眉間絶縁膜全体の膜厚の173程成長
させ、その後スピンコーターでスピンオングラス膜23
を全面に被着し400℃程度の熱処理を施して焼き固め
る。この時第1の層間絶縁膜22が薄いため段部のくび
れがゆるくなりスピンオングラス膜23にクラックはほ
とんど発生することなく、なだらかな形状が得られる。
目のAe配線層21を形成する。その後層間絶縁膜とし
て気相成長法により、まず第1の層間絶縁膜である燐を
含む酸化膜22を眉間絶縁膜全体の膜厚の173程成長
させ、その後スピンコーターでスピンオングラス膜23
を全面に被着し400℃程度の熱処理を施して焼き固め
る。この時第1の層間絶縁膜22が薄いため段部のくび
れがゆるくなりスピンオングラス膜23にクラックはほ
とんど発生することなく、なだらかな形状が得られる。
その後層間絶縁膜の残!112/3を燐を含む酸化膜2
4を第2の眉間絶縁膜として成長させ層間絶縁膜を形成
する。
4を第2の眉間絶縁膜として成長させ層間絶縁膜を形成
する。
次に、スルーホール26を湿式エツチング法及び乾式エ
ツチング法を使って開孔する。開孔にあたっては、スル
ーホールのテーパー付ケヲ湿式エッチング法により第2
の眉間絶縁膜24のみをスピンオングラス膜層23に達
しないまでエツチングすることKよシ行い、残シの眉間
絶縁膜を乾式エツチング法によ)エツチングしてスルー
ホール26を開孔する。
ツチング法を使って開孔する。開孔にあたっては、スル
ーホールのテーパー付ケヲ湿式エッチング法により第2
の眉間絶縁膜24のみをスピンオングラス膜層23に達
しないまでエツチングすることKよシ行い、残シの眉間
絶縁膜を乾式エツチング法によ)エツチングしてスルー
ホール26を開孔する。
しかるときは、第2の眉間絶縁膜にはテーパーがつき、
スピンオングラス膜はエツチング液の回り込みエツチン
グをされることなく第1の眉間絶縁膜に正確に開孔され
たスルーホールが形成できる。
スピンオングラス膜はエツチング液の回り込みエツチン
グをされることなく第1の眉間絶縁膜に正確に開孔され
たスルーホールが形成できる。
また第1図(b)に示すようにスルーホール形成時光時
に目ズレを生じた場合でもエツチングレートの速いスピ
ンオングラス膜23がエツチング液の回シ込みによりエ
ッチングされることなく、段部にくびれを生じることも
ない。従って第2層目のAg配線層を被着した場合、段
切れのないなだらかな形状が得られる。
に目ズレを生じた場合でもエツチングレートの速いスピ
ンオングラス膜23がエツチング液の回シ込みによりエ
ッチングされることなく、段部にくびれを生じることも
ない。従って第2層目のAg配線層を被着した場合、段
切れのないなだらかな形状が得られる。
以上説明したとおシ、本発明によれば、多層配線構造の
A7?配線層間の絶縁膜を第1の眉間絶縁膜として燐を
含む酸化膜、燐を含むスピンオングラス膜、第2の層間
絶縁膜として燐を含む酸化膜のスピンオングラス膜を挾
んだ絶縁膜の三層構造が得られる。そして第1と第2の
眉間絶縁膜の膜厚比を3ニアあるいは4:6として第1
の眉間絶縁膜を薄く設けることによりスピンオングラス
膜のクラック発生を低減することができる。さらに上記
の様な三層構造とすることによりスピンオングラス膜に
微小クラックが発生した場合も、第2層目の金属配線へ
の影響を低減せしめ、その上スピンオングラス膜中の水
分によるAll配線層の腐蝕を防止できる。
A7?配線層間の絶縁膜を第1の眉間絶縁膜として燐を
含む酸化膜、燐を含むスピンオングラス膜、第2の層間
絶縁膜として燐を含む酸化膜のスピンオングラス膜を挾
んだ絶縁膜の三層構造が得られる。そして第1と第2の
眉間絶縁膜の膜厚比を3ニアあるいは4:6として第1
の眉間絶縁膜を薄く設けることによりスピンオングラス
膜のクラック発生を低減することができる。さらに上記
の様な三層構造とすることによりスピンオングラス膜に
微小クラックが発生した場合も、第2層目の金属配線へ
の影響を低減せしめ、その上スピンオングラス膜中の水
分によるAll配線層の腐蝕を防止できる。
また、スルーホール開孔の際も層間絶縁膜を上記のよう
な三層構造とすることにより、スルーホールにテーパー
を付ける為の湿式エツチング時にエッチレートの速いス
ピンオングラス膜層をエツチングすることなく十分なテ
ーパーが得られる。
な三層構造とすることにより、スルーホールにテーパー
を付ける為の湿式エツチング時にエッチレートの速いス
ピンオングラス膜層をエツチングすることなく十分なテ
ーパーが得られる。
これより段部での層間絶縁膜のくびれは発生することな
く段切れのない、なだらかな形状の第2層目のAg配線
層を実現できる。
く段切れのない、なだらかな形状の第2層目のAg配線
層を実現できる。
以上本発明をAg配線を例にあげて説明したが、Ag配
線に限定されることなく、他の金属配線にも有効なこと
は説明するまでもない。
線に限定されることなく、他の金属配線にも有効なこと
は説明するまでもない。
以上説明したように、本発明によれば平滑化のだめのス
ピンオンガラス膜のクラックの発生を低減又は影響を少
くすることが出来、またスルーホール形成時にスピンオ
ングラス膜がエツチング液の回シ込みによりエッチング
されることもなく段部にくびれを生ずることもなくなり
、従って2層目の金属配線が段切れを生じない多層配線
構造を有する半導体装置を得ることができる。
ピンオンガラス膜のクラックの発生を低減又は影響を少
くすることが出来、またスルーホール形成時にスピンオ
ングラス膜がエツチング液の回シ込みによりエッチング
されることもなく段部にくびれを生ずることもなくなり
、従って2層目の金属配線が段切れを生じない多層配線
構造を有する半導体装置を得ることができる。
第1図(a)、Φ)は何れも本発明の一実施例を説明す
るための半導体装置の断面図、第2図(a)、[有])
は何れも従来の多層配線構造を有する半導体装置の製造
方法を説明するための断面図である。 10.20・・・・・・半導体基板、11.21・・・
・・・第1層目の金属配線層、12・・・・・・層間絶
縁膜、13゜23・・・・・・スピンオングラス膜、1
4.25・・・・・・第2層目の金属配線層、15・・
・・・・スピンオングラス膜のクラック、16・・・・
・・レジス)、17.26・・・・・・スルーホール、
18・・・・・・層間絶縁膜のくびれ、22・・・・・
・第1の層間絶縁膜、24・・・・・・第2の層間絶縁
膜。 榮7閾
るための半導体装置の断面図、第2図(a)、[有])
は何れも従来の多層配線構造を有する半導体装置の製造
方法を説明するための断面図である。 10.20・・・・・・半導体基板、11.21・・・
・・・第1層目の金属配線層、12・・・・・・層間絶
縁膜、13゜23・・・・・・スピンオングラス膜、1
4.25・・・・・・第2層目の金属配線層、15・・
・・・・スピンオングラス膜のクラック、16・・・・
・・レジス)、17.26・・・・・・スルーホール、
18・・・・・・層間絶縁膜のくびれ、22・・・・・
・第1の層間絶縁膜、24・・・・・・第2の層間絶縁
膜。 榮7閾
Claims (1)
- 多層配線を有する半導体素子の金属配線層間の絶縁膜
及び金属配線層間の導通を得るためのスルーホールを形
成する半導体装置の製造方法において、前記絶縁膜とし
て気相成長法により燐を含む酸化膜を第1の絶縁膜とし
て成長した後、燐を含むスピンオングラス膜をスピンコ
ートにより被着し焼き固め、ひき続き燐を含む酸化膜を
第2の絶縁膜として気相成長法により成長せしめる工程
と、前記スルーホールを第2の絶縁膜までを湿式エッチ
ング法によりエッチングし、第1の絶縁膜を乾式エッチ
ング法にてエッチングし開孔を形成する工程とを含むこ
とを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2044685A JPS61180458A (ja) | 1985-02-05 | 1985-02-05 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2044685A JPS61180458A (ja) | 1985-02-05 | 1985-02-05 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61180458A true JPS61180458A (ja) | 1986-08-13 |
Family
ID=12027279
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2044685A Pending JPS61180458A (ja) | 1985-02-05 | 1985-02-05 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61180458A (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62176147A (ja) * | 1985-10-03 | 1987-08-01 | ビュル エス.アー. | 高密度集積回路の構成要素の相互接続用多層金属配線網の形成法及び本形成法によつて形成される集積回路 |
US4801560A (en) * | 1987-10-02 | 1989-01-31 | Motorola Inc. | Semiconductor processing utilizing carbon containing thick film spin-on glass |
JPH01138734A (ja) * | 1987-11-25 | 1989-05-31 | Mitsubishi Electric Corp | 複導電体層を有する半導体装置およびその製造方法 |
US4906592A (en) * | 1985-10-03 | 1990-03-06 | Bull S.A. | Method for forming a multilayered metal network for bonding components of a high-density integrated circuit using a spin on glass layer |
JPH02271630A (ja) * | 1989-04-13 | 1990-11-06 | Seiko Epson Corp | 半導体装置の製造方法 |
JPH0350727A (ja) * | 1989-07-18 | 1991-03-05 | Seiko Epson Corp | 半導体装置の製造方法 |
JPH0574950A (ja) * | 1991-09-12 | 1993-03-26 | Matsushita Electron Corp | 半導体装置の製造方法 |
US5225376A (en) * | 1990-05-02 | 1993-07-06 | Nec Electronics, Inc. | Polysilicon taper process using spin-on glass |
US5364818A (en) * | 1990-05-29 | 1994-11-15 | Mitel Corporation | Sog with moisture resistant protective capping layer |
-
1985
- 1985-02-05 JP JP2044685A patent/JPS61180458A/ja active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62176147A (ja) * | 1985-10-03 | 1987-08-01 | ビュル エス.アー. | 高密度集積回路の構成要素の相互接続用多層金属配線網の形成法及び本形成法によつて形成される集積回路 |
US4906592A (en) * | 1985-10-03 | 1990-03-06 | Bull S.A. | Method for forming a multilayered metal network for bonding components of a high-density integrated circuit using a spin on glass layer |
US4801560A (en) * | 1987-10-02 | 1989-01-31 | Motorola Inc. | Semiconductor processing utilizing carbon containing thick film spin-on glass |
JPH01138734A (ja) * | 1987-11-25 | 1989-05-31 | Mitsubishi Electric Corp | 複導電体層を有する半導体装置およびその製造方法 |
JPH02271630A (ja) * | 1989-04-13 | 1990-11-06 | Seiko Epson Corp | 半導体装置の製造方法 |
JPH0350727A (ja) * | 1989-07-18 | 1991-03-05 | Seiko Epson Corp | 半導体装置の製造方法 |
US5225376A (en) * | 1990-05-02 | 1993-07-06 | Nec Electronics, Inc. | Polysilicon taper process using spin-on glass |
US5364818A (en) * | 1990-05-29 | 1994-11-15 | Mitel Corporation | Sog with moisture resistant protective capping layer |
JPH0574950A (ja) * | 1991-09-12 | 1993-03-26 | Matsushita Electron Corp | 半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4876223A (en) | Method of manufacturing semiconductor devices | |
JPS5828736B2 (ja) | 平坦な薄膜の形成方法 | |
EP0406025A2 (en) | Method for fabricating a semiconductor device in which an insulating layer thereof has a uniform thickness | |
JPS61180458A (ja) | 半導体装置の製造方法 | |
JPS63250155A (ja) | 半導体装置の製造方法 | |
JPS61196555A (ja) | 多層配線の形成方法 | |
JPS62137853A (ja) | 多層配線の形成方法 | |
JPH0447886B2 (ja) | ||
JPS61256743A (ja) | 半導体装置の製造方法 | |
JPS6174352A (ja) | 多層配線を有する半導体装置の製造方法 | |
KR930010080B1 (ko) | 반도체 장치의 금속배선 방법 | |
JPH0493029A (ja) | 半導体装置の製造方法 | |
JPH04275430A (ja) | 半導体装置の製造方法 | |
JPS61263138A (ja) | 半導体装置の製造方法 | |
JPS61164242A (ja) | 半導体装置の製造方法 | |
JPH03239348A (ja) | 半導体装置及びその製造方法 | |
JPS61113259A (ja) | 半導体装置の製造方法 | |
JPS63248145A (ja) | 半導体装置の製造方法 | |
JPH0212827A (ja) | 半導体装置の製造方法 | |
JPS6334928A (ja) | スル−ホ−ルの形成方法 | |
JPH01273334A (ja) | 半導体装置の製造方法 | |
JPS6321850A (ja) | 半導体装置の製造方法 | |
JPS5957457A (ja) | 半導体装置の製造方法 | |
JPS61294835A (ja) | 多層配線形成法 | |
JPS5984442A (ja) | 半導体装置の製造方法 |